异步复位同步释放

Posted yiyedada

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了异步复位同步释放相关的知识,希望对你有一定的参考价值。

参考

http://www.cnblogs.com/qiweiwang/archive/2010/11/25/1887888.html

http://blog.chinaaet.com/stephenkung/p/34054

异步复位同步释放代码

module rst(
input clk,
input rst_n,
output reg rst_out
);

reg rst_R;

always@(posedge clk, negedge rst_n)
begin
    if(!rst_n)
        begin
            rst_R <= 1\'b0;
            rst_out <= 1\'b0;
        end
    else
        begin
            rst_R <= 1\'b1;
            rst_out <= rst_r;
        end
end
endmodule

综合出的电路:

 

以上是关于异步复位同步释放的主要内容,如果未能解决你的问题,请参考以下文章

异步复位,同步释放

什么是异步复位同步释放

异步复位同步释放

verilog|关于异步复位,同步释放的几个思考

FPGA中的复位

总结:使用pll来进行“异步复位,同步释放”