Verilog HDL Test Bench

Posted smallji

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了Verilog HDL Test Bench相关的知识,希望对你有一定的参考价值。

As digital systems becomes more complex,it becomes increasingly important to verify the functionality of a design before implementing it in a system,a Test Bench source includes mainly some aspects:

0,set up time scale and operating precision.

技术分享

 

1,instantiation

技术分享

技术分享

 

2,Reg and Wire Declarations

技术分享

技术分享

 

3,initial and always(clock,reset)

技术分享

技术分享

waring:

技术分享

 

4,Printing during simulusation

技术分享

技术分享

技术分享

 

5,TASK

技术分享

技术分享

 

 

 

以上是关于Verilog HDL Test Bench的主要内容,如果未能解决你的问题,请参考以下文章

verilog hdl中有了posedge和negedge为啥还要用脉冲边沿检测?。

1-1 Verilog HDL简介

如何理解verilog HDL中的不定值(x)?

Verilog HDL程序设计——基本要素

verilog HDL 进击之路

ZYNQ从入门到秃头04 Verilog HDL语法