差分时钟模块
Posted achangchang
tags:
篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了差分时钟模块相关的知识，希望对你有一定的参考价值。
//产生200MHz差分时钟：
//写法一：
module sim_top;
reg clk;
initial
begin
clk <= 1‘b0;
end
always #5 clk=~clk;
system system(
.clk_in1_p(clk),
.clk_in1_n(~clk)
);
endmodule
//写法二：
module sim_top(
);
reg clk_in1_p;
wire clk_in1_n;
assign clk_in1_n = ~clk_in1_p;
initial clk_in1_p = 0;
always #5 clk_in1_p <= ~clk_in1_p;
system system(
.clk_in1_p(clk_in1_p),
.clk_in1_n(clk_in1_n)
);
endmodule
以上是关于差分时钟模块的主要内容，如果未能解决你的问题，请参考以下文章