硬件断点陷阱和JTAG

Posted hanhandaren

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了硬件断点陷阱和JTAG相关的知识,希望对你有一定的参考价值。

 

技术图片

R/W 0 和LEN 0对应断点0线性地址;

DR则是调试寄存器

硬件断点:

  • 基于CPU的调试寄存器
  • 可以对代码、数据访问和IO访问设置断点
  • 断点被触发时,CPU产生的是1号异常
  • 受调试寄存器的数量限制
  • WinDbg 的ba命令设置的便是硬件断点
  • 在多处理器系统中,硬件断点是与CPU相关的,也就是说针对一个CPU设置的硬件断点并适用于其他CPU

 

X86 经典异常

技术图片

比如说INT 3 (CC)断点最终会调用 3Breakpoint 

单步执行则是 1号表Debug Exception

代码除0则触发 0号表Divide-By-Zero

 

JTAG

技术图片

 

以上是关于硬件断点陷阱和JTAG的主要内容,如果未能解决你的问题,请参考以下文章

CPU对软件调试的支持

在keil uvision(RVMDK)下使用stlink断点调试教程

OpenOCD-JTAG调试

OpenOCD-JTAG调试

使用GDB进行断点调试

ida中怎样设置硬件断点的快捷键