fpga是如何复位的

Posted 2023-05-03

FPGA有固定的复位PIN麽
没有的话复位信号如何配置？
我又外部产生的复位信号，可是接到哪里，是不是需要内部逻辑的配置？

FPGA中复位可以分为两种异步复位和同步复位。
1.关于异步复位
下面给出一段异步复位的代码：
always @ (posedge clk or negedge rst_n)
if(!rst_n) b<=0;
else b<=a;
这就是异步复位。
2.关于同步复位
下面给出一段同步复位的代码：
always @ (posedge clk )
if(!rst_n) b<=0;
else b<=a;
这就是同步复位。 参考技术A 没有固定的rst管脚。可以从任意的普通IO输入。不需要内部逻辑配置。 参考技术B FPGA不像单片机，接口非常灵活，任意选择端口（如P100）接开关到高电平，内部检测高电平有效复位。
内部就需要写代码，另外管脚配置一下，否则不能识别。本回答被提问者采纳

FPGA中的复位

复位可以说是FPGA逻辑开发中绕不开的一个基本问题，但不是每个人都能理清楚。常用的三种方式：

1. 异步复位
2. 同步复位
3. 异步复位同步释放

这三者的优缺点网上有很多资料，特权同学的书里面也讲解的非常清楚。这三种写法的实现由什么区别呢，实际操作一遍理解会更深刻。

当然异步复位同步释放的方式最好，而且其实这点资源影响微乎其微，推荐还是使用这种方式。

代码及综合后的电路：

---

异步复位

    reg signal_reg;
    always@(posedge clk, negedge rst_n) begin
        if(!rst_n)begin
            signal_reg <= 0;
        end
        else begin
            signal_reg <= signal;
        end
    end

 

 

---

同步复位

    reg signal_reg;
    always@(posedge clk) begin
        if(!rst_n)begin
            signal_reg <= 0;
        end
        else begin
            signal_reg <= signal;
        end
    end

 

---

异步复位同步释放

    reg rst_nr1, rst_nr2;
always@(posedge clk, negedge rst_n) begin
        if(!rst_n)begin
            rst_nr1 <= 0;
            rst_nr2 <= 0;
        end   
        else begin
            rst_nr1 <= rst_n;
            rst_nr2 <= rst_nr1;
        end
    end
    assign sync_rst_n = rst_nr2;