全球首个RISC-V OoO CPU面世，RISC-V魅力何在？

Posted 2023-04-08

参考技术A

2019年10月31日，SiFive公布了IP产品的一个里程碑，因为他们展示了其有史以来第一个乱序的CPU微体系结构，并承诺在现有RISC-V内核上实现显着的性能飞跃，并提供与Arm产品相比具有竞争力的PPA指标。

说起SiFive这个公司，其实很有意思。SiFive中国是在去年8月份成立的，与其他跨国企业的做法不一样的是，SiFive中国是一个独立公司，在中国独立运营，并非SiFive的子公司。它有自己的董事会，有自己的管理团队，未来它可以独立接受投资，也包括来自中国的投资。但同时也跟SiFive有关系，如提供IP还有其他方面的技术。

SiFive于2017年发布了U54系列，这是该公司第一个能够运行完整操作系统（例如Linux）的成熟CPU IP。

讲回正题，全球首个RISC-V处理器CPU，到底是一个什么东西？为什么RISC-V架构如此受追捧？

全新的RISC-V OoO CPU：U8面世

到目前为止，如果我们想基于新的ISA设计新的CPU，则首先要从小处着手，然后进行迭代，然后继续为设计增加更多的复杂性，这相对来说还不足为奇。SiFive的U5和U7系列相对来说CPU微体系结构较为简单。与Arm的低端和微控制器内核相比，它们能提供一些非常具有成本效益的选择和替代方案，但实际上并不能满足需要更高性能的更复杂工作负载的任务。

但新的U8系列通过大幅改善新的微体系结构，其性能比U54和U74高出5到4倍，这是我们行业中极其罕见的性能提升。

SiFive针对U8系列的设计目标也非常简单：直接对标Arm Cortex-A72，U8系列的目标是在性能上不相上下，并且在只有对手一半面积的同时提供1.5倍的更高的电源效率。当然，拿A72来比，还是有点“欺负”老产品的意味，不过SiFive的PPA目标相对较高，这意味着U8应该比Arm的最新一代内核更具竞争力。

RISC-V魅力何在？

顾名思义，RISC-V是RISC的第五个版本。RISC，即“精简指令集计算机”，是图灵奖得主John L. Hennessy和David A. Patterson对行业的重大贡献，由加州大学伯克利分校于1980年发布。芯片指令集帮助计算机软件与底层硬件设备通信，是计算机的基本组成部分。

我们先看看全世界对RISC-V的态度：

全球第一大硬盘产商西部数据（Western Digital）将以每年10亿到20亿颗的预期来推动RISC-V,逐步完成全线产品迁移到RISC-V定制架构；

MicroSemi提供基于Risc-V+Linux+CNN加速器的AI解决方案；

印度政府则大力资助基于RISC-V的处理器项目，使RISC-V成为了印度的事实国家指令集；

RISC-V基金会的会员已经增加到150多个，大学、科研院所和企业大量使用或评估基于RISC-V的应用，参与度之高，覆盖面之广，盛况空前；

指令集架构的生态链正在成长和完善，工具链、RTOS/Linux操作系统的移植等工作都取得关键突破。

无论模块化指令集“能屈能伸”，还是甩掉向后兼容 历史 包袱“无病一身轻”，再到40多条基本指令“大道至简”，且使用BSD License开源协议彻底开放，RISC-V的种种优势，宛如指令集纷繁万象中的一股春风。

早在去年，就有很多公司开始量产基于RISC-V的芯片，例如国内的嘉楠云智和华米等，他们做RISC-V芯片较早。行业人士当时也预计其他很多做RISC-V芯片的公司可能会在2019年或2020年正式推出基于RISC-V的芯片。

所以，兆易创新带来了GD32V系列开发板。

GD32V系列来袭

近期，业界领先的半导体供应商兆易创新正式推出全球首个基于RISC-V内核的GD32V系列32位通用MCU产品，提供完整工具链并持续打造RISC-V开发生态。

GD32VF103系列MCU采用了全新的基于开源指令集架构RISC-V的Bumblebee处理器内核，是兆易创新携手中国芯来 科技 面向物联网及其它超低功耗场景应用自主联合开发的一款商用RISC-V处理器内核。

GD32VF103系列RISC-V mCU提供了108MHz的运算主频,以及16KB到128KB的片上闪存和6KB到32KB的SRAM缓存, gFlash专利技术支持内核访问闪存高速雾等待。Bumblebee内核还内置了单周期硬件乘法器、硬件除法器和加速单元应对高级运算和数据处理的挑战。

GD32V系列新品全部符合工业级高可靠性和温度标准，并提供至少十年的持续供货保证。芯片的静电防护(ESD)防护水平在人体放电(HBM)模式可达5KV，器件放电模式(CDM)可达2KV，远高于行业安全标准，从而适用于复杂环境并让终端产品更可靠耐用。

全新的GD32VF103系列RISC-V MCU即刻上市。立创商城现已同步发售。

全球首颗！RISC-V处理器大飞跃，模拟AI芯片问世

参考技术A

近日，据外媒披露，全球首款集成了RISC-V指令集的模拟AI芯片——Mythic AMP在美国奥斯汀问世。

这是一款单芯片模拟计算设备，并采用Mythic的模拟计算引擎，而不是利用传统的数字来创建处理器，以便于将内存集成到处理器中，耗电量比传统模拟处理器低 10 倍。

熟悉传统计算原理的都知道，在常规计算机中，数据会定期从 DRAM 内存传输到 CPU。

内存保存程序和数据。计算机中的处理器和内存是分开的，数据在两者之间移动。处理器无论速度有多快，在从内存中获取数据时都必须处于空闲状态，并且取决于传输速率——这就是所谓的冯诺依曼限制。因此，将计算和内存合并到单个设备中就成为了大家 探索 的解决方法，而模拟 AI 就消除了冯诺依曼瓶颈，从而显着提高了性能。

目前关于AI 芯片并没有一个严格的定义。比较宽泛的定义是面向人工智能应用的芯片都可以称为AI 芯片。

AI 芯片主要包括三类：

在AI应用还没有得到市场验证之前，通常使用已有的通用芯片进行并行加速计算，可以避免专门研发ASIC芯片的高投入和高风险。但是这类通用芯片设计初衷并非专门针对深度学习，因而存在性能、功耗等方面的局限性。随着人工智能应用规模持续扩大，这类问题日益突显，待深度学习算法稳定后，AI 芯片可采用 ASIC 设计方法进行全定制，使性能、功耗和面积等指标面向深度学习算法做到最优。

提高AI 芯片性能和能效的关键之一在于支持高效的数据访问。在传统冯·诺伊曼体系结构中，数据从处理单元外的存储器提取，处理完之后再写回存储器。在AI 芯片实现中，基于冯·诺伊曼体系结构，提供运算能力相对是比较简单易行的，但由于运算部件和存储部件存在速度差异，当运算能力达到一定程度，由于访问存储器的速度无法跟上运算部件消耗数据的速度，再增加运算部件也无法得到充分利用，即形成所谓的冯·诺伊曼“瓶颈”，或“内存墙”问题，是长期困扰计算机体系结构的难题。目前常见的方法是利用高速缓存（Cache）等层次化存储技术尽量缓解运算和存储的速度差异。