在Solaris x86平台上覆盖mapfile中的hwcap_2

Posted

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了在Solaris x86平台上覆盖mapfile中的hwcap_2相关的知识,希望对你有一定的参考价值。

我们有一个保护运行时路径的库。如果cpu功能可用,则会采用更快的代码路径。我们正在尝试在Solaris 11.3上添加AVX2代码路径。

在没有AVX2的旧式下层机器上,我们遇到了:

$ ./cryptest.exe v
ld.so.1: cryptest.exe: fatal: cryptest.exe: hardware capability (CA_SUNW_HW_2) unsupported: 0x40  [ AVX2 ]
Killed

我们有一个mapfile,可以清除由于运行时特征检测而导致的功能。它适用于CA_SUNW_HW_1和AESNI,CLMUL,SSE4.2,SSE4.1和SSE3:

$ cat cryptopp.mapfile
hwcap_1 = SSE SSE2 OVERRIDE;

我们需要清除hwcap_2的上限。根据Sun的Mapfile Directives,我们应该可以使用空任务清除大写:

如果使用“=”运算符,则指定的值将替换先前的值,并将exclude重置为0.此外,使用“=”将覆盖从输入文件处理中收集的任何功能。

然后在文档中:

要从输出对象中完全消除给定的功能,只需使用“=”运算符和空值列表即可...

所以我们添加了一个空的hwcap_2来消除这种能力:

$ cat cryptopp.mapfile
hwcap_1 = SSE SSE2 OVERRIDE;
hwcap_2 = ;

但它会导致相同的运行时错误。

我们在Disable hwcaps on libgfortran发现了一个错误报告,但它有一个Autools解决方法而不是mapfile修复。

我们如何清除Solaris x86上的mapfile中的AVX和AVX2功能?


设置hwcap_2 = 0;会在链接时产生以下结果:

ld: fatal: cryptopp.mapfile: 4: unknown segment attribute: 0
make: *** [GNUmakefile:1084: cryptest.exe] Error 2

我们不能使用hwcap_2 = SSE SSE2,因为来自SSESSE2hwcap_1与来自AV2_386_RDSEEDAV2_386_ADXhwcap_2相撞。


这是使用mapfile的完整链接命令:

$ CXX=/opt/solarisstudio12.4/bin/CC make
/opt/solarisstudio12.4/bin/CC -o cryptest.exe -DNDEBUG -g -xO3 -template=no%extd
ef adhoc.o test.o bench1.o bench2.o bench3.o datatest.o dlltest.o fipsalgt.o val
idat0.o validat1.o validat2.o validat3.o validat4.o validat5.o validat6.o valida
t7.o validat8.o validat9.o validat10.o regtest1.o regtest2.o regtest3.o regtest4
.o ./libcryptopp.a -xarch=sse2 -xarch=ssse3 -xarch=sse4_1 -xarch=sse4_2 -xarch=a
es -xarch=avx -xarch=avx2 -M cryptopp.mapfile -lnsl -lsocket
$

链接器包含-xarch选项(由mapfile删除)的原因是,手册告诉我们link命令必须包含所有-xarch选项。所以我们没有选择省略它。


这是<sys/auxv_386.h>

$ cat /usr/include/sys/auxv_386.h
/*
 * Copyright (c) 2004, 2015, Oracle and/or its affiliates. All rights reserved.
 */

#ifndef _SYS_AUXV_386_H
#define _SYS_AUXV_386_H

#ifdef __cplusplus
extern "C" {
#endif

/*
 * Flags used in AT_SUN_CAP_HW* elements to describe various userland
 * instruction set extensions available on different processors.
 * The basic assumption is that of the i386 ABI; that is, i386 plus i387
 * floating point.
 *
 * Note that if a given bit is set; the implication is that the kernel
 * provides all the underlying architectural support for the correct
 * functioning of the extended instruction(s).
 */
#define AV_386_FPU              0x00001 /* x87-style floating point */
#define AV_386_TSC              0x00002 /* rdtsc insn */
#define AV_386_CX8              0x00004 /* cmpxchg8b insn */
#define AV_386_SEP              0x00008 /* sysenter and sysexit */
#define AV_386_AMD_SYSC         0x00010 /* AMD's syscall and sysret */
#define AV_386_CMOV             0x00020 /* conditional move insns */
#define AV_386_MMX              0x00040 /* MMX insns */
#define AV_386_AMD_MMX          0x00080 /* AMD's MMX insns */
#define AV_386_AMD_3DNow        0x00100 /* AMD's 3Dnow! insns */
#define AV_386_AMD_3DNowx       0x00200 /* AMD's 3Dnow! extended insns */
#define AV_386_FXSR             0x00400 /* fxsave and fxrstor */
#define AV_386_SSE              0x00800 /* SSE insns and regs */
#define AV_386_SSE2             0x01000 /* SSE2 insns and regs */
                                        /* 0x02000 withdrawn - do not assign */
#define AV_386_SSE3             0x04000 /* SSE3 insns and regs */
                                        /* 0x08000 withdrawn - do not assign */
#define AV_386_CX16             0x10000 /* cmpxchg16b insn */
#define AV_386_AHF              0x20000 /* lahf/sahf insns */
#define AV_386_TSCP             0x40000 /* rdtscp instruction */
#define AV_386_AMD_SSE4A        0x80000 /* AMD's SSE4A insns */
#define AV_386_POPCNT           0x100000 /* POPCNT insn */
#define AV_386_AMD_LZCNT        0x200000 /* AMD's LZCNT insn */
#define AV_386_SSSE3            0x400000 /* Intel SSSE3 insns */
#define AV_386_SSE4_1           0x800000 /* Intel SSE4.1 insns */
#define AV_386_SSE4_2           0x1000000 /* Intel SSE4.2 insns */
#define AV_386_MOVBE            0x2000000 /* Intel MOVBE insns */
#define AV_386_AES              0x4000000 /* Intel AES insns */
#define AV_386_PCLMULQDQ        0x8000000 /* Intel PCLMULQDQ insn */
#define AV_386_XSAVE            0x10000000 /* Intel XSAVE/XRSTOR insns */
#define AV_386_AVX              0x20000000 /* Intel AVX insns */
#define AV_386_AMD_XOP          0x40000000 /* AMD XOP insns */
#define AV_386_AMD_FMA4         0x80000000 /* AMD FMA4 insns */

#define FMT_AV_386_HW1                                                  
        "20"                                                           
        "40amd_fma437amd_xop"                                         
        "36avx35xsave"                                                
        "34pclmulqdq33aes"                                            
        "32movbe31sse4.2"                                             
        "30sse4.127ssse326amd_lzcnt25popcnt"                        
        "24amd_sse4a23tscp22ahf21cx16"                              
        "17sse315sse214sse13fxsr12amd3dx11amd3d"  
        "10amdmmx7mmx6cmov5amdsysc4sep3cx82tsc1fpu"

#define FMT_AV_386_HW2                                                  
        "20"                                                           
        "16prfchw15adx14rdseed13efs12rtm11hle10bmi27avx2"       
        "6fsgsbase5bmi14amd_tbm3f16c2fma1rdrand"

/*
 * Flags used in AT_SUN_CAP_HW2 elements.
 */
#define AV2_386_RDRAND          0x00001 /* Intel RDRAND insns */
#define AV2_386_FMA             0x00002 /* Intel FMA insn */
#define AV2_386_F16C            0x00004 /* IEEE half precn(float) insn */
#define AV2_386_AMD_TBM         0x00008 /* AMD TBM insn */
#define AV2_386_BMI1            0x00010 /* Intel BMI1 insn */
#define AV2_386_FSGSBASE        0x00020 /* Intel RD/WR FS/GSBASE insn */
#define AV2_386_AVX2            0x00040 /* Intel AVX2 insns */
#define AV2_386_BMI2            0x00080 /* Intel BMI2 insns */
#define AV2_386_HLE             0x00100 /* Intel HLE insns */
#define AV2_386_RTM             0x00200 /* Intel RTM insns */
#define AV2_386_EFS             0x00400 /* Intel Enhanced Fast String */
#define AV2_386_RDSEED          0x00800 /* Intel RDSEED insn */
#define AV2_386_ADX             0x01000 /* Intel ADX insns */
#define AV2_386_PRFCHW          0x02000 /* Intel PREFETCHW hint */

#ifdef __cplusplus
}
#endif

#endif  /* !_SYS_AUXV_386_H */
答案

它看起来像你的mapfile不完整。链接到Oracle Solaris 11.1 Linkers and Libraries Guide的示例如下所示:

要从输出对象中完全消除给定的功能,只需使用“=”运算符和空值列表即可。例如,以下内容禁止输入对象提供的任何硬件功能:

   $mapfile_version 2
   CAPABILITY {
           HW = ;
   };

但是您的地图文件是:

hwcap_1 = SSE SSE2 OVERRIDE;
hwcap_2 = ;

编辑:

此外,根据@jww检查解析链接器映射的the ld source code,未记录的值V0x0可以删除版本1映射文件的硬件功能:

hwcap_1 = SSE SSE2 OVERRIDE;
hwcap_2 = V0x0;

以上是关于在Solaris x86平台上覆盖mapfile中的hwcap_2的主要内容,如果未能解决你的问题,请参考以下文章

图解VirtualBox安装CentOS 7

图解VirtualBox安装CentOS 7

在Solaris 10 x86下用gcc编译Poco 1.4.6

系统安装 Solaris10 For X86 安装

在大多数现代系统中,堆栈增长的方向是什么?

boost1.44.0 文件系统 v3 无法在 solaris sparc 64bit 平台上正常运行