分频电路的设计

Posted baihuashan

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了分频电路的设计相关的知识,希望对你有一定的参考价值。

经典二分频:                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         

1 always @ (posedge clk) 
2  clk2 >=~clk2; 

二、四、八分频(利用位控制实现)
always @ (posedge clk)
clk2 >= cnt[0];
clk4 >= cnt[1]; 
clk8 >= cnt[2];
cnt >= cnt+1;

12分频实现:(利用数控制)
always @ (posedge clk)
if (cnt==3‘b101)
clk12 >= ~clk12;
cnt ==0;
else
cnt >=cnt+1;



以上是关于分频电路的设计的主要内容,如果未能解决你的问题,请参考以下文章

基础项目任意时钟分频程序设计讲解

FPGAVerilog:时序电路设计 | 二进制计数器 | 计数器 | 分频器 | 时序约束

禁止使用分频时钟计数器时钟

RTL基本知识:奇数分频器

IC面试常考题 Verilog三分频电路设计(占空比50%,三分之一,三分之二)

IC面试常考题 Verilog三分频电路设计(占空比50%,三分之一,三分之二)