ARM Cortex A9的流水线介绍

Posted 2023-03-27

参考技术A

● 先进的取指及分支预测处理——避免因访问指令的延时而影响跳转指令的执行。
● 最多支持四条指令Cache Line预取挂起 (prefetch-pending)——进一步减少了内存延时的影响，从而促进
指令的顺利传输。
● 每个周期内可连续将两至四条指令发送到指令解码——确保充分利用超标量流水线性能。
● Fast-loop模式——执行小循环时提供低功耗运行。
●超标量解码器——每个周期可完成两条完全指令的解码。
● 支持指令预测执行——通过将物理寄存器动态地重新命名至虚拟寄存器池来实现。
● 提升了流水线的利用效率——消除了相邻指令之间的数据依赖性，减少了中断延时。
● 支持寄存器的虚拟重命名——以一种有效的、基于硬件的循环展开方法，提高了代码执行效率，而不会增
加代码大小和功耗水平。
● 四个后续流水线(subsequent pipeline)中的任何一个均可从发射队列中选择执行指令—提供了无序分配，进一步提高了流水线利用效率，无需借助于开发者或编译器指令调度。确保专为上一代处理器进行优化的代码
能够发挥最大性能，也维护了现有软件投资。
● 每周期支持两个算术流水线 (fulldual arithmetic pipeline) 、加载-存储(load-store) 或计算引擎以及分支跳转的并行执行。
● 可将有相关性load-store指令提前传送至内存系统进行快速处理，进一步减少了流水线暂停，大幅提高了
涉及存取复杂数据结构或C++函数的高级代码的执行效率。
● 支持四个数据Cache Line的填充请求——而且还能通过自动或用户控制预取操作，保证了关键数据的可用
性，从而进一步减少了内存延时导致的暂停现象。
● 支持无序指令完成回写 (write back)——允许释放流水线资源，无需受限于系统提供所需数据的顺序。