整体时序

Posted 2021-03-03 zhemeshenqi

在讲完 SDRAM 的基本工作原理和主要操作之后，我们现在要重要分析一下 SDRAM 的时序与性能 之间的关系，它不在局限于芯片本身，而是从整体的内存系统去分析。这也是广大 DIYer 所关心的话 题。 比如 CL 值对性能的影响有多大几乎是每个内存论坛都会有讨论，今天我们就详细探讨一下，其 中的很多内容同样适用于 DDR 与 RDRAM。 这里需要强调一点，对于内存系统整体而言，一次内存访问就是对一个页的访问，这个页的定义 已经在解释 FullPage 含义时讲明了。由于在 P-Bank 中，每个芯片的寻址都是一样的，所以可以将页 访问“浓缩”等效为对每芯片中指定行的访问，这样可能比较好理解。但为了与官方标准统一，在下 文中会经常用页来描述相关的内容，请读者注意理解。

 

1.影响性能的主要时序参数

所谓的影响性能是并不是指 SDRAM 的带宽，频率与位宽固定后，带宽也就不可更改了。但这是 理想的情况，在内存的工作周期内，不可能总处于数据传输的状态，因为要有命令、寻址等必要的过 程。但这些操作占用的时间越短，内存工作的效率越高，性能也就越好。

非数据传输时间的主要组成部分就是各种延迟与潜伏期。通过上文的讲述，大家应该很明显看 出有三个参数对内存的性能影响至关重要，它们是 tRCD、CL 和 tRP。每条正规的内存模组都会在标识 上注明这三个参数值，可见它们对性能的敏感性。

以内存最主要的操作— — 读取为例。tRCD 决定了行寻址（有效）至列寻址（读/写命令）之间 的间隔，CL 决定了列寻址到数据进行真正被读取所花费的时间，tRP 则决定了相同 L-Bank 中不同工作行转换的速度。

现在可以想象一下读取时可能遇到的几种情况（分析写入操作时不用考虑 CL 即可）：

1、 要寻址的行与 L-Bank 是空闲的。也就是说该 L-Bank 的所有行是关闭的，此时可直接发送 行有效命令，数据读取前的总耗时为 tRCD+CL，这种情况我们称之为页命中（PH，Page Hit）

2、 要寻址的行正好是前一个操作的工作行，也就是说要寻址的行已经处于选通有效状态，此 时可直接发送列寻址命令，数据读取前的总耗时仅为 CL，这就是所谓的背靠背（Back to Back）寻址，我们称之为页快速命中（PFH，Page Fast Hit）或页直接命中（PDH，Page DirectHit）。

3、 要寻址的行所在的 L-Bank 中已经有一个行处于活动状态（未关闭），这种现象就被称作寻 址冲突，此时就必须要进行预充电来关闭工作行，再对新行发送行有效命令。结果，总耗 时就是 tRP+tRCD+CL，这种情况我们称之为页错失（PM，Page Miss）。 显然，PFH 是最理想的寻址情况，PM 则是最糟糕的寻址情况。上述三种情况发生的机率各自简称为 PHR— PH Rate、PFHR— PFH Rate、PMR— PM Rate。因此，系统设计人员（包括内 存与北桥芯片）都尽量想提高 PHR 与 PFHR，同时减少 PMR，以达到提高内存工作效率的目的。