Xilinx 常用模块汇总(verilog)03

Posted xingshansi

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了Xilinx 常用模块汇总(verilog)03相关的知识,希望对你有一定的参考价值。

作者:桂。

时间:2018-05-10  2018-05-10  21:03:44

链接:http://www.cnblogs.com/xingshansi/p/9021919.html 


前言

主要记录常用的基本模块。

未完待续...

一、模块汇总

  • 17- 自相关操作xcorr

实现思路主要参考:工程应用中的自相关操作,根据推导可以看出,自相关操作涉及的基本操作有:复数相乘、递归【自回归,IIR等都需要该操作】。

涉及到具体模块:1)10- 共轭复数相乘模块; 2)11- 复数延拍模块; 3)递归 —> 1- 3个数组合加、减运算(分I\\Q分别调用)。

路径:印象笔记:0019/015 

  • 18- 数据速率转化模块
  • 19- 卷积模块(convolution)
  • 20- FIR滤波模块
  • 21- IIR滤波模块

 


 

后续1:扩展矩阵运算、自适应处理模块

后续2:学习接口协议、通信网络协议

后续3:sysgen 学习模块搭建

后续4:HLS(选学)

切记,兼顾论文阅读、多向前辈请教。

 

以上是关于Xilinx 常用模块汇总(verilog)03的主要内容,如果未能解决你的问题,请参考以下文章

Xilinx 常用模块汇总(verilog)

verilog 模块端口说明

FPGA /XILINX / Verilog HDL溢出了?详见补充问题

Xilinx Vivado的使用详细介绍:使用IP核

Xilinx Zynq Z-7020这款FPGA是完全使用C语言开发的吗

xilinx /FPGA/ verilog HDL不同位数的数相加,如何进行?