IC攻城狮求职宝典05钜泉光电笔试题

Posted

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了IC攻城狮求职宝典05钜泉光电笔试题相关的知识,希望对你有一定的参考价值。

1.同步电路(synchronous circuits)和异步电路(asynchronous circuits)的区别?
解析:
同步电路的时钟源是一个,包括通过PLL分频和倍频的时钟,都可以认为是同步时钟电路。
异步电路是的时钟源是不同,时钟的相位和时钟周期,没有关系。
同步电路即电路的状态运转随某个时钟而跳转,所有电路之间利用时钟沿来做同步。而异步电路之间的不受某个时钟沿控制,而是各个电路之间由各种握手信号来完成数据之间的交互与同步。
同步电路相比于异步电路好分析,时序约束简单,同时能够容忍一定的毛刺。但是由于时钟一直处于跳变状态,寄存器的功耗较大。
异步电路相对于同步电路其分析与时序约束更加复杂,但是具有低电源功耗,无时钟偏斜等问题。
异步电路容易产生亚稳态问题,需要在设计是进行特殊的设计处理。比如两级同步,异步FIFO,格雷码等。
思考:可以从多个角度来解答这个问题:1. 基本概念,2电路特性,3.设计方法,4.时序分析

  1. 画出下面RTL code 的逻辑电路图?
    技术分享图片
    解析:
    技术分享图片
    生成latch

思考题:以上代码会生成锁存器。这在典型的电路设计中,是要避免的。

  1. 建立时间和保持时间的概念?不考虑时钟偏移(clock skew)和时钟抖动(clock jitter),下图setup timing和hold timing应满足的关系?
    解析:技术分享图片

建立时间:对于寄存器,数据必须提前于时钟沿带来之前多长时间到来并稳定,才能保证数据的采集不出问题。
保持时间:对于寄存器数据必须在时钟沿之后再继续保持多长时间,才能使得数据的采集不会出问题。
Tcycle-Tpd-Tcq-Tsetup+Tcd>0
Tpd+Tcq-Tcd-Thold>0

  1. 解释下面代码:
    typedef volatile unsigned long RP;
    #define do(reg,data)
    (RP)(reg) = data

解析:C语言的基本语法
技术分享图片

以上是关于IC攻城狮求职宝典05钜泉光电笔试题的主要内容,如果未能解决你的问题,请参考以下文章

IC攻城狮求职宝典 EKW-模拟版图面试题答案

大疆笔试题——数字ic岗位

数字IC笔试题和回答整理

兆易创新9月校招笔试题_IC设计/验证

最新2021自动化测试面试宝典1000题

关于面试总结4-python笔试题