分析MOS管未来发展与面临的挑战

Posted 2021-01-17 lishenxin

　

　　随着集成电路工艺制程技术的不断发展，为了提高集成电路的集成度，同时提升器件的工作速度和降低它的功耗，MOS管的特征尺寸不断缩小，MOS管器件面临一系列的挑战。例如短沟道效应(ShortChannelEffect-SCE)，热载流子注入效应(HotCarrierInject-HCI)和栅氧化层漏电等问题。为了克服这些挑战，半导体业界不断开发出一系列的先进工艺技术，例如多晶硅栅、源漏离子注入自对准、LDD离子注入、polycide、Salicide、SRD、应变硅和HKMG技术。另外，晶体管也从MOSFET演变为FD-SOI、BulkFinFET和SOIFinFET。

 

        

 

　　1、铝栅MOS管

　　MOS管诞生之初，栅极材料采用金属导体材料铝，因为铝具有非常低的电阻，它不会与氧化物发生反应，并且它的稳定性非常好。栅介质材料采用SiO2，因为SiO2可以与硅衬底形成非常理想的Si-SiO2界面。如图1.13(a)所示，是最初铝栅的MOS管结构图。

 

        

 

　　2、多晶硅栅MOS管

　　随着MOS器件的特征尺寸不断缩小，铝栅与源漏扩散区的套刻不准问题变得越来越严重，源漏与栅重叠设计导致，源漏与栅之间的寄生电容越来越严重，半导体业界利用多晶硅栅代替铝栅。多晶硅栅具有三方面的优点：第一个优点是不但多晶硅与硅工艺兼容，而且多晶硅可以耐高温退火，高温退火是离子注入的要求;第二个优点是多晶硅栅是在源漏离子注入之前形成的，源漏离子注入时，多晶硅栅可以作为遮蔽层，所以离子只会注入多晶硅栅两侧，所以源漏扩散区与多晶硅栅是自对准的;第三个优点是可以通过掺杂N型和P型杂质来改变其功函数，从而调节器件的阈值电压。因为MOS管器件的阈值电压由衬底材料和栅材料功函数的差异决定的，多晶硅很好地解决了CMOS技术中的NMOS和PMOS阈值电压的调节问题。如图1.13(b)所示，是多晶硅栅的MOS管结构图。

 

 

       

 

　　3、Polycide技术

　　多晶硅栅的缺点是电阻率高，虽然可以通过重掺杂来降低它的电阻率，但是它的电阻率依然很高，厚度3K埃米的多晶硅的方块电阻高达36ohm/sq。虽然高电阻率的多晶硅栅对MOS管器件的直流特性是没有影响的，但是它严重影响了MOS管器件的高频特性，特别是随着MOS管器件的特征尺寸不断缩小到亚微米(1um≥L≥0.35um)，多晶硅栅电阻率高的问题变得越发严重。为了降低多晶硅栅的电阻，半导体业界利用多晶硅和金属硅化物(polycide)的双层材料代替多晶硅栅，从而降低多晶硅栅的电阻，Polycide的方块电阻只有3ohm/sq。半导体业界通用的金属硅化物材料是WSi2。如图1.14(a)所示，是多晶硅和金属硅化物栅的MOS管结构图。