什么是异步复位同步释放

Posted chensimin1990

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了什么是异步复位同步释放相关的知识,希望对你有一定的参考价值。

什么是异步复位同步释放

1.电路原理图

技术分享图片

2.verilog代码描述

module reset_gen ( output rst_sync_n, input clk, rst_async_n);
reg rst_s1, rst_s2;
wire rst_sync_n ;

always @ (posedge clk, posedge rst_async_n)
    if (rst_async_n)
         begin 
            rst_s1 <= 1b0;
            rst_s2 <= 1b0;
        end
    else 
        begin
            rst_s1 <= 1b1;
            rst_s2 <= rst_s1;
        end

assign rst_sync_n = rst_s2; //注意这里的rst_sync_n才是我们真正对系统输出的复位信号

endmodule

以上是关于什么是异步复位同步释放的主要内容,如果未能解决你的问题,请参考以下文章

总结“异步复位,同步释放”

异步复位同步释放

异步复位,同步释放

异步复位同步释放

FPGA中的复位

总结:使用pll来进行“异步复位,同步释放”