将自己写的HDL代码封装成带AXI总线的IP

Posted chengqi521

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了将自己写的HDL代码封装成带AXI总线的IP相关的知识,希望对你有一定的参考价值。

将自己写的HDL代码封装成带AXI总线的IP

1.Tools->create and package IP

技术分享图片

2.create AXI4总线的IP

技术分享图片

技术分享图片

技术分享图片

技术分享图片

3.新建block design

技术分享图片

4.点击右键,选择edit in ip packager

技术分享图片

    此时生成了一个新的工程:

技术分享图片

5.对生成的.v文件进行编辑

技术分享图片 

6.先修改顶层文件

    添加一个LED输出端口

技术分享图片

技术分享图片 

    其实在文件的下面还可以添加自己的逻辑:

技术分享图片 

7.修改源文件

    先添加端口,下面还有提示,编辑端口不要超过这条线。下面都是AXI总线的端口,不要去动它。

技术分享图片 

技术分享图片 

8.下一步操作

    选择->Merge changes from Customization Parameters Wizard

技术分享图片

    点击->Re-Package IP ,封装完IP后工程自动关闭

技术分享图片

9.重新调用自己设计的IP,LED的引脚就可以出来了

技术分享图片 

10.为自己设计的IP添加引脚约束

技术分享图片

技术分享图片 

    如果不做引脚约束,在生成bit文件的时候会报错:

技术分享图片

11.自动连线

技术分享图片

12.生成顶层文件

技术分享图片 

    剩下的事情就是综合布局布线了。

    如果需要修改自己封装的IP核的逻辑或者是端口,只需要进行重复操作:

    点右键->edit in ip packager

技术分享图片

  .tmp可以理解成一个暂时性的工程,点击OK,新的vivado工程界面弹开了,这个就是我们曾经在封装IP核使用过的那个工程,如果对自定义IP核里面的逻辑和端口定义需要修改,自己在新弹出的这个工程里面编辑即可。

技术分享图片

转载:https://www.cnblogs.com/chensimin1990/p/7090861.html#undefined

以上是关于将自己写的HDL代码封装成带AXI总线的IP的主要内容,如果未能解决你的问题,请参考以下文章

zc702-自定义AXI-IP核实验

AXI-自定义IP-PS设计

ISE中如何将自己的verilog源代码.v或VHDL源代码.vhd封装打包成IP核?

带你快速入门AXI4总线--AXI4-Stream篇----XILINX AXI4-Stream接口IP源码仿真分析

自定义AXI总线IP之补全寄存器的输入输出配置

PS-AXI-PL流水灯设计