主存/外存层次和cache/主存层次的共同点

Posted 2023-03-17

我要做作业 ````
要快``

参考技术A 多层次存储器结构
根据概率统计，在90%的时间内CPU只对10%的内存进行访问。为了提高速度，增加容量，降低成本，目前各类计算机中已经广泛采用多层次存储器结构，即采用DRAM组成高速缓存（cache memory）存放做常用的数九；用DRAM组成内存，存放次常用的大量数据；将不常用的数据存放在虚拟内存（virtual memory）的硬盘中，如图5-2所示。
由图5-2可以看出，除CPU内部寄存器外，由上向下分三个层次，即高速缓存、主存和辅存。容量逐级增大，速度逐级降低，成本逐级减少。从整个结构看分两个层次，即“主存——辅存“和”Cache—主存“。
1． 主存——辅存层次
“主存——辅存“层次用于解决大容量低成本的矛盾。由于”主存——辅存“构成一个存储器层次，对其进行统一编址，形成虚拟存储器，由操作系统和辅助软、硬件用比主存容量大得多的逻辑地址编程。从而解决大容量、低成本的矛盾。具体做法是：当用虚拟地址访问主存，如果在主存，就可以访问。否则经过辅助软、硬件把它所在的那块程序和数据调入主存，再进行访问。因此从整体看，速度接近于主存，容量接近于辅存，每位平均价格接近于辅存。
2.Cache-主存层次
“Cache-主存”层次主要是利用Cache解决存储器与CPU中运算器和主控制器速度匹配问题，而“Cache-主存”之间地址映像与调度如同主-辅层次技术，不同的是其速度要求高，由硬件完成。因此，从CPU角度看，“Cache-主存”层次速度接近于Cache，但容量是主存，价格接近于主存，解决了速度和成本之间的矛盾
5.1.3 主存储器的结构
主存储器的基本结构如图5-3所示，它由主存储器，地址译码电路、读/写放大、时序控制四部分组成。
1. 主存储器
存储器是主存储器中的核心部分，粗暴初期由打零的存储单元组成。存储单元是主存中最小的可寻址的单位，CPU对存储器的访问就是对存储单元进行读/写操作。为了CPU对存储单元的访问，对存储单元进行顺序编号，该编号称为地址，地址与存储单元一一对应，是存储单元的唯一标志。访问存储单元时必须先给出地址，大多数计算机主存按字节编址，地址码的位数表示CPU对粗暴初期进行寻址的空间，如16位地址码，寻址空间64KB粗暴出单元（64KB中B表示字节）。
由图5-3可见，存储器地址线位数n，存储单元数为N，他们之间的关系为N=2。
2. 地址译码驱动电路
地址译码驱动电路用来对地址码进行译码，带有一定驱动能力，作为地址单元选择线。
3.读/写放大电路
读/写放大电路包括读/写放大器和数据寄存器（三态双向缓冲器），是数据信息输入/输出通道。
CPU与主存之间的数据传诵时间间隔，即读/写周期是固定的，控制线包括写或者读/写命令线。
5.1.4 存储器的主要性能指标
衡量存储器性能指标主要有三点：容量、速度、价格。