vivado软硬件结合工程中怎样观察信号变化

Posted

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了vivado软硬件结合工程中怎样观察信号变化相关的知识,希望对你有一定的参考价值。

Debug分为3个阶段:
1. 探测信号:在设计中标志想要查看的信号
2. 布局布线:给包含了debug IP的设计布局布线
3. 分析:上板看信号
一 探测信号
探测信号有2种方法一种是直接在HDL源代码中用(*mark_debug = “true”*)标识出要探测的信号 另一种是 在综合过后的网表文件中添加标志。
1 .在HDL源代码中添加标志

然后点击open Synthesized Design

然后点击Tools-> Set Up Debug

点击 Next

点击Add/Remove Nets

点击find会出来所有信号。如果需要添加debug的信号,从左边框中选择所需信号,点击按 钮加到右边来。如果需要去除不需要的debug信号,从右边框中选择所需信号,点击按钮就 去除了。选好信号之后,在右下角点击Ok按钮。

在此框中为所有debug信号选择时钟域,选择debug信号,右键选择Select Clock Domain。注意每一个时钟域对应一个单独的ILA 2.0core。

在此框中选择所需时钟,点击ok

点击next

然后继续下面的Implement 流程

点击Save保存修改后的工程

后面像以前一样等工程跑结束。

2.在网表文件中添加标志
网表文件添加标志,第一步也是打开综合后设计。如下图所示

第二步是打开debug窗口

Open synthesized Design之后,有2种方法来标志debug信号

(1) 第一种方法是在Netlist窗口中选择信号,右键点击Mark Debug

(2) 第二种方法是在Tools中选择Setup Debug 推荐使用此方法

然后和前面一样继续跑工程。

二 上板调试
上板的时候选择Open hardware session ,然后Open a new hardware target

选择next

选择next

选择Next

选择FPGA来配置文件

注意移到另一台电脑看debug信号时,必须将debug_nets.ltx 文件和bit文件一起移过去。如下图红框所示

如果需要设置触发条件,选择Windows –> Debug Probes
参考技术A Vivado Logic Analyzer的使用 chipscope中,通常有两种方法设置需要捕获的信号。 1.添加cdc文件,然后在网表中寻找并添加信号 2.添加ICON、ILA和VIO的IP Core 第一种方法,代码的修改量小,适当的保留设计的层级和网线名,图形化界面便于找到 需本回答被提问者采纳

以上是关于vivado软硬件结合工程中怎样观察信号变化的主要内容,如果未能解决你的问题,请参考以下文章

xilinx Vivado的使用详细介绍:创建工程添加文件综合实现管脚约束产生比特流文件烧写程序硬件验证

ZYNQ从入门到头秃02 ZYNQ硬件介绍和Vivado开发流程

Vivado ILA观察信号和调试过程

vivado + hdmi+ddr3--------HDMI接口协议介绍及实现

用keil和Jlink进行对stm32进行硬件仿真,在仿真界面中怎样看IO口状态(就是怎样调出IO口的寄存器)

软件仿真和硬件仿真