我做的FPGA项目，要用到256块ram，其中128块深度只有20，另外128块深度60。这样做行吗？

Posted 2023-03-14

这样做最后可以综合吗？资源消耗是不是太多？ram是不是用太多了？我用的是xilinx的板子

xilinx开发板的带的ram大小是固定的，这个你可以看芯片的datasheet，里面有详细的资源描述。ram在使用的时候不只考虑深度，还要考虑宽度，一个ram的最大位宽和最大深度是有限定的，任何一个超了，都会额外使用另外的ram资源。
像你要写的这段程序，你可以考虑使用一个或几个少量的ram，然后地址分段，比如0-19addr表示第一个ram，20-79表示第二个ram。当然如果几个ram同时读写的话就要另外想了。追问

宽度就是我数据的精度32位，做的译码器数据量比较大，用那么多ram，就是同时读写的需要。现在改为32了。不过地址生成器的逻辑就变复杂了，先试着做吧。

追答

可以考虑双端口ram，有两入两出，相当于有两个单独的ram共有一个ram(原来)，这个在你生成ram的ip时候是可选的。你也可以考虑用高速时钟处理，分时缓冲

参考技术A 可以试着采用分布式RAM来解决你的问题（如果逻辑资源有富裕的话），具体问题要具体分析，分段地址分时访问可以解决你的问题的话，那么是最省的，但是逻辑会复杂很多，一般分布式RAM的主频会低一些，能够接受就没有问题了。 参考技术B 深度有了，位宽是多少呢？ 你可以先设置，综合一下看看，如果不行ise会报错的