SPI通讯协议怎么理解呢。

Posted 2023-05-13

我在网上看到这样回答的：
假设主机和从机初始化就绪：并且主机的sbuff=0xaa，从机的sbuff=0x55，下面将分步对spi的8个时钟周期的数据情况演示一遍:假设上升沿发送数据 脉冲 主机sbuff 从机sbuff sdi sdo 0 10101010 01010101 0 0 1上 0101010x 1010101x 0 1 1下 01010100 10101011 0 1 2上 1010100x 0101011x 1 0 2下 10101001 01010110 1 0 3上 0101001x 1010110x 0 1 3下 01010010 10101101 0 1 4上 1010010x 0101101x 1 0 4下 10100101 01011010 1 0 5上 0100101x 1011010x 0 1 5下 01001010 10110101 0 1 6上 1001010x 0110101x 1 0 6下 10010101 01101010 1 0 7上 0010101x 1101010x 0 1 7下 00101010 11010101 0 1 8上 0101010x 1010101x 1 0 8下 01010101 10101010 1 0 这样就完成了两个寄存器8位的交换，上面的上表示上升沿、下表示下降沿，sdi、sdo相对于主机而言的。其中ss引脚作为主机的时候，从机可以把它拉底被动选为从机，作为从机的是时候，可以作为片选脚用。根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机 根据主机的命令准备数据，主机在下一个8位时钟周期才把数据读回来。

我的问题是：是不是主机向从机发信息同时从机也向主机发数据呢？如果是的话，那我还没叫从机发什么，从机发返回的数据是不是是无效的？？在实际运用中SPI类芯片是不是等下个周期按照主机要求返回数据？？？当时和主机同时返回的从机数据时无效的？？？？？一直不理解？那位帮我看看谢谢。

SPI是一个环形总线结构，由ss（cs）、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。
假设下面的8位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。
那么第一个上升沿来的时候 数据将会是sdo=1；寄存器=0101010x。下降沿到来的时候，sdi上的电平将所存到寄存器中去，那么这时寄存器=0101010sdi，这样在8个时钟脉冲以后，两个寄存器的内容互相交换一次。这样就完成里一个spi时序。
例子：
假设主机和从机初始化就绪：并且主机的sbuff=0xaa，从机的sbuff=0x55，下面将分步对spi的8个时钟周期的数据情况演示一遍:假设上升沿发送数据

脉冲 主机sbuff 从机sbuff sdi sdo
0 10101010 01010101 0 0
1上 0101010x 1010101x 0 1
1下 01010100 10101011 0 1
2上 1010100x 0101011x 1 0
2下 10101001 01010110 1 0
3上 0101001x 1010110x 0 1
3下 01010010 10101101 0 1
4上 1010010x 0101101x 1 0
4下 10100101 01011010 1 0
5上 0100101x 1011010x 0 1
5下 01001010 10110101 0 1
6上 1001010x 0110101x 1 0
6下 10010101 01101010 1 0
7上 0010101x 1101010x 0 1
7下 00101010 11010101 0 1
8上 0101010x 1010101x 1 0
8下 01010101 10101010 1 0

这样就完成了两个寄存器8位的交换，上面的上表示上升沿、下表示下降沿，sdi、sdo相对于主机而言的。其中ss引脚作为主机的时候，从机可以把它拉底被动选为从机，作为从机的是时候，可以作为片选脚用。根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的名准备数据，主机在下一个8位时钟周期才把数据读回来

SPI 总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信:一条时钟线SCK，一条数据输入线MOSI，一条数据输出线MISO;用于CPU与各种外围器件进行全双工、同步串行通讯。SPI主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中断标志;写冲突保护;总线竞争保护等。图3示出SPI总线工作的四种方式，其中使用的最为广泛的是SPI0和SPI3方式(实线表示):

图2 SPI总线四种工作方式

SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。如果CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位（CPHA）能够配置用于选择两种不同的传输协议之一进行数据传输。如果CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。SPI主模块和与之通信的外设音时钟相位和极性应该一致。SPI接口时序如图3、图4所示。

二，.SPI功能模块的设计

根据功能定义及SPI的工作原理，将整个IP Core分为8个子模块：uC接口模块、时钟分频模块、发送数据FIFO模块、接收数据FIFO模块、状态机模块、发送数据逻辑模块、接收数据逻辑模块以及中断形式模块。

深入分析SPI的四种传输协议可以发现，根据一种协议，只要对串行同步时钟进行转换，就能得到其余的三种协议。为了简化设计规定，如果要连续传输多个数据，在两个数据传输之间插入一个串行时钟的空闲等待，这样状态机只需两种状态（空闲和工作）就能正确工作。 参考技术A 简单的说SPI是串行通信的一种,其发送送的顺序是：先发送器件指令后,才能接收搂发送一个字节的数据. 参考技术B 　　SPI(Serial Peripheral Interface--串行外设接口)总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。SPI有三个寄存器分别为：控制寄存器SPCR，状态寄存器SPSR，数据寄存器SPDR。外围设备包括FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。SPI总线系统可直接与各个厂家生产的多种标准外围器件直接接口，该接口一般使用4条线：串行时钟线（SCLK）、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI和低电平有效的从机选择线NSS(有的SPI接口芯片带有中断信号线INT、有的SPI接口芯片没有主机输出/从机输入数据线MOSI)。
　　通信协议又称通信规程，是指通信双方对数据传送控制的一种约定。约定中包括对数据格式，同步方式，传送速度，传送步骤，检纠错方式以及控制字符定义等问题做出统一规定，通信双方必须共同遵守，它也叫做链路控制规程。

SPI—读写串行 FLASH

SPI协议简介
SPI 协议是由摩托罗拉公司提出的通讯协议(Serial Peripheral Interface)，即串行外围设
备接口，是一种高速全双工的通信总线。它被广泛地使用在 ADC、 LCD 等设备与 MCU 间，
要求通讯速率较高的场合。

 

 

• 标号1处， NSS信号线由高变低，是SPI通讯的起始信号。 NSS是每个从机各
自独占的信号线，当从机检在自己的NSS线检测到起始信号后，就知道自己
被主机选中了，开始准备与主机通讯。
• 在图中的标号6处， NSS信号由低变高，是SPI通讯的停止信号，表示本次通
讯结束，从机的选中状态被取消。

 为什么MOSI，MISO信号线是两根交叉呢？因为这样可以在采样时传递0或者1两种选择，而选择切换时就在触发情况下进行切换（交叉处），所以spi的通讯，到底属于4种模式中的哪种模式很重要。

• CS(NSS)信号线在空闲状态为低电平时， CPOL=0；空闲状态为高电平时， CPOL=1。
• CPHA=0， MOSI和MISO数据线的有效信号在SCK的奇数边沿保持不变，数据信号将在SCK奇数边沿时被采样，在非采样时刻， MOSI和MISO的有效信号才发生切换。

• CS(NSS)信号线在空闲状态为低电平时， CPOL=0；空闲状态为高电平时， CPOL=1。
• CPHA=1， MOSI和MISO数据线的有效信号在SCK的偶数边沿保持不变，数据信号将在SCK偶数边沿时被采样，在非采样时刻， MOSI和MISO的有效信号才发生切换。 

 

 

 

 

 

 

 

 

 

 

编程要点：

 

上面的MISO，按照正常情况来说，这个引脚应该配置为输入模式，但是在SPI引脚复用的时候，配置成输出模式，也可以接收数据。

 

在复用模式的时候，配置成推挽或者开漏输出，也可以对输入数据寄存器访问，这样的复用情况下，可以输出也可以输入。但是要是你想配置成输入模式也具有输出功能，那就不切实际了，没有配置输出，肯定没有输出，没有配置输入，可我外部有输入时，在复用情况下，是可以接收输入的。

还要注意与MCU通信的SPI芯片手册对于SPI模式的描述，有的直接给出了模式，有的支持好几种，有的压根就不说，要你自己去看手册的时序图并自己判断。

比如：W25Q128 和ADS1256，都是SPI通信的，但是W25Q128的芯片手册比较人性化：

直接给出了支持模式0和模式3，而且我们知道，通信速率取决于速度更慢的一方，W25Q128也给出了：

但是，TI的ADS1256可没有那么人性化：

英文文档没有介绍关于4种模式的，只有通过时序，我们可以的知道是模式一。同样，速率也不是以时钟多少兆体现的，而是

SPS：每秒采样次数，sample per second。

经过这次项目对ADS1256的调试，对spi认识更加清楚了。

 接收和发送函数在同一个函数中：

SPI是全双工的，所以可以在发送的时候接收，也可以在接收的时候发送。但是，我们的通信都是先写发送，再写接收，我在想可不可以先写接收，再写发送呢？这样去想为什么是很好的学习方式，但是经过思考之后，应该是不可行的，必须先写发送再写接收，因为你要通过SPI通信，作为SPI通信发起者，应该先发送，再接收。经测试，也确实如此。（这里是我的推论，如果没有更改，证明测试之后如我预期）。