5.12流片delay复盘
Posted sasasatori
tags:
篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了5.12流片delay复盘相关的知识，希望对你有一定的参考价值。
原定5.9提交数据，因为一些原因9号没来得及完成，遂申请延期到12号，但因为一些突发情况，12号的班车也赶不上了。先痛定思痛，对此次失败做如下总结：
1. 管理
-
时间规划上过度乐观，规划时仅给完整版图预留了一周时间，但实践证明这个时间是完全不够的。考虑到各种可能的突发情况，拼版后还需要检查drc和lvs等，必然会出现意料之外的问题，至少也应该提供一个月左右的时间。
-
对余量的理解有偏差，制定时间规划时预留了两周余量，这部分余量是用来应对突发情况的，但却允许一些主观上来不及做完工作的延迟去占用了余量，没有及时的去催，去控制进度，也没有当机立断的砍掉工作内容，放任拖延进度的情况持续发展。
-
管理上过于粗糙，仅仅以人头的方式做进度管理，没有细化到每个模块的设计/物理实现/检查各个步骤上，去进行时间上的把控，也造成了一些延期和进度失控。
2. 经验
-
没有重视工艺库更换等重大情况下各方信息统一的问题，导致了中间环节出现重大失误，客观上直接导致了最后的delay。
-
flow上出了问题，数模混合部分的原理图，数字部分直接使用verilog顶层网表制作symbol，没有按照抽取cdl网表再导入symbol的标准流程做，在最后环节浪费了两天左右的时间。
-
不熟悉dummy填充等流程，没有熟悉pdk内容，到了工作被缺文件卡住的时候才去联系代理，又造成了拖延。在做完一个完整设计的过程中，至少涉及：模拟pdk，数字pdk（std cell的逻辑库.lib/.db，物理库.lef/milkyway lib，工艺信息.tlef/.tf，RC信息.tluplus/.nxtgrd，门级网表.v，网表.spi/.cdl），memory ip，io pad，sealring，drc rule，lvs rule，应当在项目初期就整理文件确定有无内容缺失并及时处理。
3. 能力
-
目前不具备处理复杂数字后端case的能力，只能交给外包，最后到了快delay的时候命运交在别人的手上注定下场会是悲惨的，应该尽快培养用Innovus做复杂case的能力。
-
目前不熟悉模拟模块的调试以及模拟版图，只能靠同僚和外包，同上条。
-
其他一些如处理dummy，读懂drc/lvs report并消除问题的能力。
博士生涯还有三年，尽力成长吧。
集成电路版图设计
文章目录
前言
只会设计电路而对版图设计没有详细的认知是不行的，因此开始学习版图知识。
提示：以下是本篇文章正文内容，下面案例可供参考
一、版图设计的介绍
介绍
集成电路或单片集成电路(也被称为IC、芯片或微芯片)是在半导体材料(通常是硅)的一个小平面上的一组电子电路。大量微小的mosfet(金属氧化物半导体场效应晶体管)集成到一个小芯片中。
数字电路和模拟电路布局的要求
数字电路杂乱无章，主要关注面积。
模拟电路要充分考虑匹配、寄生，所以看着比较规整。
流片过程
OPC技术（光学邻近矫正）
数字集成电路设计流程
模拟集成电路设计流程
绘制版图需要的
二、MOS管的流片流程
MOS管尺寸指数
1P4M芯片构成
流片工艺立体图
流片的简单过程
三、流片的实际设计过程
1、N阱光刻
2、氧化层刻蚀
3、N阱注入
4、氮化硅奠基
5、有源区光刻
6、氮化硅光刻
7、生产场氧层
8、薄的栅氧化层生长
9、多晶硅注入做奠基
10、栅极光刻
11、多晶硅刻蚀
进行多晶硅刻蚀，就可以留下我们需要的栅极部分，并最后洗掉光刻胶
12、形成源漏区准备
在形成源漏区之前，要进行衬底接触的设计，以保证后期电位的上拉和接地。
先涂一层光刻胶。
13、N+光刻
添加掩膜版进行光照，空缺的部分被去除，其余部分得到了保留。
14、N+注入
全范围N+离子注入，只有刚才光刻去除的部分可以打入，其余部分都被挡住，不会进行注入，至此，便形成了N+的衬底接触。从右上角图可以看到版图的平面结构示意图。
15、N+区完成
在N+完成注入后，清除掉多余的光刻胶，便要开始进行之后的源漏区设计。
16、P+区光刻
为了实现PMOS，我们需要在N阱内进行P+的离子注入来形成PMOS的源漏区，同样涂上光刻胶，然后用一块新的掩膜版进行光刻（至此已经用了5块掩膜版）。
17、P+区注入
全范围P+离子注入，没有被光刻胶隔离和栅极多晶硅隔离的部分可以直接P+注入。
18、P+衬底形成（注入完全）
至此，在清洗掉光刻胶之后，栅源漏都形成，还有衬底接触部分，也就是B。
19、奠基厚的氧化层做绝缘处理
20、接触光刻
为之后的金属柱做准备，需要做Contact连接处理，涂上光刻胶，然后用新的掩膜版进行光照，中间空余的部分被留下
21、厚的氧化层光刻
光照后，就会在光刻胶上留下我们之后准备注入金属的孔洞
22、注入金属钨
在孔洞内注入金属钨当Contact，至此就将我们的四个电极，即源级S 漏极D 栅极 G 衬底B分别引出了。
23、金属一层光刻
从版图中可以看出，四个端口的外围都有了金属一·边界
24、金属一层刻蚀
25、金属一互联
得到了PMOS管
26、多层金属互联的立体结构
四、实际案例
1、CMOS晶体管的横切片图和版图
2、设计规则技术
3、DRC检查和LVS
4、Post Simulation
五、软件仿真的一些简单步骤
版图操作技巧
以上是关于5.12流片delay复盘的主要内容，如果未能解决你的问题，请参考以下文章