FPGA在分配管脚的时候，inout 型的两个信号A和B，他们要直接连在一起，在程序中怎么写？

Posted 2023-03-18

inout用法很简单啊 就是你说的assign a=（条件）？b：1‘hz格式
当你要做input型时 你的管脚信号直接用 并且赋值三态
当做output时 把要输出的信号赋给管脚就可以了追问

关键是我不知道什么时候用作input型，什么时候用作output型的啊....

追答

这个是你要做的需求啊 这个你必须清楚
如果什么时候用作input型 什么时候用作output型不清楚 就没法写了

参考技术A 直接连起来，用assign语句连起来不行吗？比如assign a=b;我用的是verilog语言。不知你是不是这个意思追问

是verilog，特殊点就在于A,B,都是inout型的。
assign 语法要求是assign a=（条件）？b：1‘hz格式吧，
可是这个“条件”如果不知道的话 就不知道可不可行了，过几天我去刷板子来试试看。