ise 看不到ucf文件

Posted

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了ise 看不到ucf文件相关的知识,希望对你有一定的参考价值。

使用了以下simulation功能,建立了test.v的文件,再点回inplementation之后原来的ucf文件看不到了,加载它会说已经存在

看看此时你的顶层文件还在不在你的分层结构里面,没有的话在files里面重新将你的顶层文件设置为top level,试试看,好久没弄ise了。 参考技术A

你点击Design旁边的Files,找到ucf文件,右键选择Source properties...,在View Association的下拉菜单中选择Implementation,如下图,然后点击OK。

Xilinx ISE的时序约束

    使用Synplify Pro加时序约束。综合完毕后,可以在ISE中进行布局、布线。需要用.ucf文件指定布局布线的时钟约束。前者可以比后者小。

早期的ISE,两个约束可以继承。现在用的高版本,反而需要分别指定,否则会忽略掉。

    将综合(Synthesis)的频率提高,将布局布线(Place & route)的频率降低,可以提高性能指标。以后者为性能依归。

以上是关于ise 看不到ucf文件的主要内容,如果未能解决你的问题,请参考以下文章

ISE约束文件*.ucf的写法

Xilinx FPGA用户约束文件(转自xilinx ISE 开发指南

Xilinx 的ISE中怎样对一部分管脚不进行锁定,不进行约束

ISE_text_editor学习记录

Xilinx ISE的时序约束

ISE中如何将自己的verilog源代码.v或VHDL源代码.vhd封装打包成IP核?