FPGA教程案例97信道编译码1——基于FPGA的卷积编码维特比译码verilog实现,MATLAB辅助验证

Posted fpga和matlab

tags:

篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了FPGA教程案例97信道编译码1——基于FPGA的卷积编码维特比译码verilog实现,MATLAB辅助验证相关的知识，希望对你有一定的参考价值。

FPGA教程目录

MATLAB教程目录

----------------------------------------

目录

1.软件版本

2.卷积编码维特比译码原理

2.1卷积编码

以上是关于FPGA教程案例97信道编译码1——基于FPGA的卷积编码维特比译码verilog实现,MATLAB辅助验证的主要内容，如果未能解决你的问题，请参考以下文章

FPGA教程案例88编译码1——基于FPGA的HDB3编译码verilog实现

MATLAB教程案例9信道编译码之turbo编码译码算法matlab误码率仿真

MATLAB教程案例10使用MATLAB自带的LDPC工具箱实现LDPC编译码误码率仿真

基于FPGA的HDB3编译码verilog实现，结合MATLAB进行辅助验证

基于matlab的RS编译码仿真,从底层原理分析RS编译码的实现过程

基于多进制准循环稀疏校验矩阵构造方法的LDPC编译码实现