100分求助，LVTTL和TTL电平之间如何转换？

Posted 2023-03-15

100分求助，希望能得到大家的帮助，谢谢！
我在做一个实验，用C51单片机驱动AD芯片做电压采样。AD是TI公司的TLC0820AIN，电源电压是5V，输出信号的电平是TTL电平。这个电平驱动51单片机足够了。
现在我们要往一个FPGA中烧C51核，然后用FPGA来驱动AD，但FPGA的IO电平是LVTTL的，3.3V；AD的控制线和数据线都是TTL电平，5V。所以我想这两个器件不能直接连在一起吧，否则AD的输出会把FPGA烧坏，而FPGA的输出电压太低，AD也不会认可吧？
所以我在想，有什么东西可以实现LVTTL对TTL之间电平的互换，比如某个芯片，这样我可以直接在两个器件的IO之间接上这个芯片，转换电平，而不必再用电阻做上拉或者分压之类的吧？

TTL输出高电平>2.4V，输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。

TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻； TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。

ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。
以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL：直流匹配时用
130欧上拉，同时用82欧下拉；交流匹配时
用82欧上拉，同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。) 参考技术A TTL输出高电平>2.4V，输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；
TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。
ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。
以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL：直流匹配时用
130欧上拉，同时用82欧下拉；交流匹配时
用82欧上拉，同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。) 参考技术B TTL输出高电平>2.4V，输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；
TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。
ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。
以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL：直流匹配时用
130欧上拉，同时用82欧下拉；交流匹配时
用82欧上拉，同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。) 参考技术C FPGA的输出电压AD是可以认可的，应为3.3V已经可以识别为高。我用cyclone2来驱动AD7821,完全没问题，为了可靠，你也可以用非门整下形。
FPGA的输入管脚只要不是负的，一般就不会烧坏，你在烧程序前设置一下内部上拉电阻，注意输入信号都是正的，就可以直接用。 参考技术D 用74LVC16245来进行电平转换就行了吧？你看看这芯片的资料。