Verilog常用的数据选择语句vect[a +: b]或vect [a -: b]

Posted 爱吃蛋挞的Dolly

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了Verilog常用的数据选择语句vect[a +: b]或vect [a -: b]相关的知识,希望对你有一定的参考价值。

Verilog语法中有一个常用的选择语句,其语法形式为:

vect[a +: b]或vect [a -: b];

vect为变量名字,a为起始位置,加号或者减号代表着升序或者降序,b是进行升序或者降序的宽度。

vect[a +: b]等同于vect[a : a+b-1],vect的区间从a开始,往比a大的方向数b个数;vect [a -: b]等同于vect[a : a-b+1],vect的区间从a开始,往比a小的方向数b个数。a可以是一个常数也可以是一个可变的数,但b必须是一个常数。

例1:vect[7 +: 3];

其中,起始位置为7,+代表着升序,宽度为3。即从7开始往比7大的方向数3个数。其等价形式为:vect[7 +: 3]==vect[7 : 9]。

例2:vect[9 -: 4];

其中,起始位置为9,-代表着降序,宽度为4。即从9开始往比9小的方向数4个数。其等价形式为:vect[9 -: 4]==vect[9 : 6]。

在实际使用的过程中,这个语法最常用的形式是将a作为一个可变的数来使用。例如需要设计如下代码:

当cnt=0时,将din[7:0]赋值给data[15:8];当cnt==1时将din[7:0]赋值给data[7:0]。

在设计的时候便可以写成:data[15-8cnt -: 8] <= din[7:0](这里需要把15-8cnt看成一个整体a,它是一个随着cnt变化而变化的数)。这样就可以精简我们的代码了。

选择语句的硬件电路结构如下图31所示,本质上是个选择器。当cnt=0时,选中data[15:8]的锁存器,将din[7:0]赋值给data[15:8],而data[7:0]的锁存器保持输出不变;当cnt==1时,选中data[7:0]的锁存器,将din[7:0]赋值给data[7:0],而data[15:8]的锁存器保持输出不变。

用Modelsim对上面的例子进行一下功能仿真,仿真图如下:
仿真结果满足实际的设计需求。

笔者经验:在实际工程中可以多多使用选择语句vect[a +: b]或vect [a -: b]的形式来写代码,这将有助于精简设计代码。

转载:MDY常用的数据选择语句

以上是关于Verilog常用的数据选择语句vect[a +: b]或vect [a -: b]的主要内容,如果未能解决你的问题,请参考以下文章

Verilog常用的数据选择语句vect[a +: b]或vect [a -: b]

Verilog常用的数据选择语句vect[a +: b]或vect [a -: b]

Verilog中如何用assign条件判断语句构造三选一数据选择器?

Verilog 如何用持续赋值语句实现2选1多路选择器

vhdl 数据选择器设计8选1 用CASE语句

Verilog HDL常用综合语法