后量子密码芯片研究取得重大突破，论文入选ISSCC 2022和CHES 2022

Posted 2021-11-22 QbitAl

允中 发自 凹非寺
量子位 报道 | 公众号 QbitAI

近期，国际固态电路顶级会议ISSCC 2022和密码硬件顶级会议CHES 2022公布了论文入选情况，沐创集成电路分别有1篇论文入选ISSCC 2022，2篇论文入选CHES 2022。

沐创集成电路在高性能密码芯片领域有深厚的技术积累，本次入选的3篇论文是沐创集成电路与清华大学合作完成的，分别展示了公司在后量子密码芯片和全同态技术领域的最新研究成果。

入选ISSCC 2022 的论文“A 28nm 48KOPS, 3.4uJ/Op Agile Crypto-Processor for Post-Quantum Cryptography on Multi-Mathematical Problems”，针对NIST即将标准化的后量子密码算法带来的计算存储开销大，算法类型多样且多变等问题，提出了一种混合计算阵列架构，极大缓解了密码算法中引入位置随机性、大规模多项式乘法等造成的计算瓶颈；并完成了全球首款支持基于不同数学问题算法的后量子芯片研发，与已有嵌入式后量子芯片比较，在支持更多算法的同时实现了3.9x的能耗提升以及232x的速度提升。公司首席科学家刘雷波教授、CEO朱敏博士等是该论文的主要完成人。

入选CHES 2022 的论文“CFNTT: Scalable Radix-2/4 NTT Multiplication Architecture with an Efficient Memory Mapping Scheme”，针对在位数论变换（in-place NTT）中不规则的存访模式导致并行实现时容易造成地址冲突问题，提出了一种高效而低开销的无冲突地址映射方法，并基于该映射方法，提出了一种可扩展的基于交织存储系统的基2和基4 NTT乘法架构，作为后量子密码算法的加速引擎。论文提出的基4 NTT相对于基2 NTT乘法架构在面积效率上大约有2.2倍的提升。公司首席科学家刘雷波教授、首席架构师杨博翰博士后等是该论文的主要完成人。

入选CHES 2022 的论文“A Compact and High-Performance Hardware Architecture for CRYSTALS-Dilithium”，针对后量子密码签名算法Dilithium计算复杂、存在多个独特函数，导致其现有硬件架构面积大且计算效率低的问题，提出了一个高效紧凑的硬件架构，是全球首个同时支持三个安全等级密钥生成、签名、验签的Dilithium算法硬件架构，与同类平台最新实现的最高安全等级相比，仅使用70%的LUTs、73%的FFs、33%的BRAMs、22%的DSPs资源，分别对密钥生成、签名、验签达到了4.4、1.7、1.4倍的加速。公司首席科学家刘雷波教授、北京分公司负责人王汉宁高工等是该论文的主要完成人。

关于ISSCC和CHES

ISSCC（IEEE International Solid-State Circuits Conference，国际固态电路会议），是世界学术界和企业界公认的集成电路设计领域最高级别会议，被认为是集成电路设计领域的“奥林匹克大会”。世界上第一个TTL电路、世界上第一个8位微处理器、世界上第一个1Gb的DRAM、世界上第一个GHz微处理器、世界上第一个多核处理器等众多集成电路历史上里程碑式的发明都在该会议上首次披露。

CHES（Cryptographic Hardware and Embedded Systems，密码硬件与嵌入式系统会议）是国际密码协会（IACR）主办的密码芯片和物理安全方向的顶级学术会议，也是IACR工业界重点关注的大会之一。电磁分析攻击、模板攻击、相关性功耗分析、PRESENT算法、KATAN 算法等都是在CHES上被首次被提出的。