Makefile 文件中的:obj-$(CONFIG_TEST) += test.o,这一类的是什么意思?

Posted a746742897

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了Makefile 文件中的:obj-$(CONFIG_TEST) += test.o,这一类的是什么意思?相关的知识,希望对你有一定的参考价值。

Makefile 文件中的:obj-$(CONFIG_TEST) += test.o,这一类的是什么意思?

obj-y 是编译到内核,obj-m是编译成模块,obj-$是什么?

1

2

3

4

5

6

7

8

9

$(CONFIG_TEST) 是一个整体,$(xxx)表示引用变量 xxx

比如定义 CONFIG_TEST=y

 $(CONFIG_TEST)就是y

   obj-$(CONFIG_TEST) 就是 obj-y

    

  又比如定义 CONFIG_TEST=m

 $(CONFIG_TEST)就是m

   obj-$(CONFIG_TEST) 就是 obj-m

以上是关于Makefile 文件中的:obj-$(CONFIG_TEST) += test.o,这一类的是什么意思?的主要内容,如果未能解决你的问题,请参考以下文章

Makefile 文件中的:obj-$(CONFIG_TEST) += test.o,这一类的是什么意思?

makefile中的多个冒号和等号(需要解释)

Makefile 中的 $(objs): %.o : %.cpp 和 $(objs): $(objs:.o=.cpp) 有啥区别

makefile中的Cflags用法

vscode使用makefile批量创建obj文件

makefile介绍1.0