VGA协议与图像输出Verilog编程
Posted 满足没有
tags:
篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了VGA协议与图像输出Verilog编程相关的知识，希望对你有一定的参考价值。
VGA简介
1.什么是VGA？？？
VGA(Video Graphics Array)，视频图形阵列，是一种视频传输标准，具有分辨率高、显示速度快、颜色丰富等优点，不支持音频传输
2.VGA显示原理
VGA的数据引脚1、2、3(RED、GREEN、BLUE)输入的不是简单的0、1数字信号，而是模拟电压(0V-0.714V)。当引脚具有不同的电压时，VGA显示器显示不同的颜色。
在VGA视频传输标准中，视频图像被分解为红、绿、蓝三原色信号，经过数模转换之后，在行同步（HSYNC）和场同步（VSYNC）信号的同步下分别在三个独立通道传输。VGA在传输过程中的同步时序分为行时序和场时序。
实验内容
1.创建工程（这里就不演示了）
1）首先点击File→New Project Wizard
2）然后选择工程保存路径，并填写工程名，点击Next
3）Family选择Cyclone IV E，芯片选择EP4CE115F29C7，然后点击Next
4）连续点击两次Next ，点击Finish。
2.新建verilog文件
点击File→New…，选择Verilog HDL File，点击OK。
3.复制以下代码：
module VGA_test(
OSC_50, //原CLK2_50时钟信号
VGA_CLK, //VGA自时钟
VGA_HS, //行同步信号
VGA_VS, //场同步信号
VGA_BLANK, //复合空白信号控制信号 当BLANK为低电平时模拟视频输出消隐电平，此时从R9~R0,G9~G0,B9~B0输入的所有数据被忽略
VGA_SYNC, //符合同步控制信号 行时序和场时序都要产生同步脉冲
VGA_R, //VGA绿色
VGA_B, //VGA蓝色
VGA_G); //VGA绿色
input OSC_50; //外部时钟信号CLK2_50
output VGA_CLK,VGA_HS,VGA_VS,VGA_BLANK,VGA_SYNC;
output [7:0] VGA_R,VGA_B,VGA_G;
parameter H_FRONT = 16; //行同步前沿信号周期长
parameter H_SYNC = 96; //行同步信号周期长
parameter H_BACK = 48; //行同步后沿信号周期长
parameter H_ACT = 640; //行显示周期长
parameter H_BLANK = H_FRONT+H_SYNC+H_BACK; //行空白信号总周期长
parameter H_TOTAL = H_FRONT+H_SYNC+H_BACK+H_ACT; //行总周期长耗时
parameter V_FRONT = 11; //场同步前沿信号周期长
parameter V_SYNC = 2; //场同步信号周期长
parameter V_BACK = 31; //场同步后沿信号周期长
parameter V_ACT = 480; //场显示周期长
parameter V_BLANK = V_FRONT+V_SYNC+V_BACK; //场空白信号总周期长
parameter V_TOTAL = V_FRONT+V_SYNC+V_BACK+V_ACT; //场总周期长耗时
reg [10:0] H_Cont; //行周期计数器
reg [10:0] V_Cont; //场周期计数器
wire [7:0] VGA_R; //VGA红色控制线
wire [7:0] VGA_G; //VGA绿色控制线
wire [7:0] VGA_B; //VGA蓝色控制线
reg VGA_HS;
reg VGA_VS;
reg [10:0] X; //当前行第几个像素点
reg [10:0] Y; //当前场第几行
reg CLK_25;
always@(posedge OSC_50)
begin
CLK_25=~CLK_25; //时钟
end
assign VGA_SYNC = 1'b0; //同步信号低电平
assign VGA_BLANK = ~((H_Cont<H_BLANK)||(V_Cont<V_BLANK)); //当行计数器小于行空白总长或场计数器小于场空白总长时，空白信号低电平
assign VGA_CLK = ~CLK_to_DAC; //VGA时钟等于CLK_25取反
assign CLK_to_DAC = CLK_25;
always@(posedge CLK_to_DAC)
begin
if(H_Cont<H_TOTAL) //如果行计数器小于行总时长
H_Cont<=H_Cont+1'b1; //行计数器+1
else H_Cont<=0; //否则行计数器清零
if(H_Cont==H_FRONT-1) //如果行计数器等于行前沿空白时间-1
VGA_HS<=1'b0; //行同步信号置0
if(H_Cont==H_FRONT+H_SYNC-1) //如果行计数器等于行前沿+行同步-1
VGA_HS<=1'b1; //行同步信号置1
if(H_Cont>=H_BLANK) //如果行计数器大于等于行空白总时长
X<=H_Cont-H_BLANK; //X等于行计数器-行空白总时长 （X为当前行第几个像素点）
else X<=0; //否则X为0
end
always@(posedge VGA_HS)
begin
if(V_Cont<V_TOTAL) //如果场计数器小于行总时长
V_Cont<=V_Cont+1'b1; //场计数器+1
else V_Cont<=0; //否则场计数器清零
if(V_Cont==V_FRONT-1) //如果场计数器等于场前沿空白时间-1
VGA_VS<=1'b0; //场同步信号置0
if(V_Cont==V_FRONT+V_SYNC-1) //如果场计数器等于行前沿+场同步-1
VGA_VS<=1'b1; //场同步信号置1
if(V_Cont>=V_BLANK) //如果场计数器大于等于场空白总时长
Y<=V_Cont-V_BLANK; //Y等于场计数器-场空白总时长 （Y为当前场第几行）
else Y<=0; //否则Y为0
end
reg valid_yr;
always@(posedge CLK_to_DAC)
if(V_Cont == 10'd32) //场计数器=32时
valid_yr<=1'b1; //行输入激活
else if(V_Cont==10'd512) //场计数器=512时
valid_yr<=1'b0; //行输入冻结
wire valid_y=valid_yr; //连线
reg valid_r;
always@(posedge CLK_to_DAC)
if((H_Cont == 10'd32)&&valid_y) //行计数器=32时
valid_r<=1'b1; //像素输入激活
else if((H_Cont==10'd512)&&valid_y) //行计数器=512时
valid_r<=1'b0; //像素输入冻结
wire valid = valid_r; //连线
wire[10:0] x_dis; //像素显示控制信号
wire[10:0] y_dis; //行显示控制信号
assign x_dis=X; //连线X
assign y_dis=Y; //连线Y
parameter //点阵字模：每一行char_lineXX是显示的一行，共272列
char_line00=272'hFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF, //第1行
char_line01=272'h00000000000000000000000000000000000000000000000000000000000000000000, //第2行
char_line02=272'h00400C0000000000000000000000000000C008000000000000000000000000000000, //第3行
char_line03=272'h00700E0000000180000000000000000000E00C0000000000000000800180000000C0, //第4行
char_line04=272'h00600C00000003C0000000000000000000C01C0000000000000000FFFF80000001E0, //第5行
char_line05=272'h00600C3003FFFC000000000000000080008018000000000000800080018003FFFE00, //第6行
char_line06=272'h1FFFFFF8000180007FFE7FF003C80380008018007C1F03C803800080018000000000, //第7行
char_line07=272'h00600C0000018000180E18180E3803800104301018040E3803800080018000000000, //第8行
char_line08=272'h00600C00000180001802180C080803800FFE30381804080803800080018000000000, //第9行
char_line09=272'h00600C000001800018031806180802800C0C7FF818041808028000FFFF8000000000, //第10行
char_line0a=272'h007FFC000001800018011806300406C00C0C60300C08300406C00080018000000000, //第11行
char_line0b=272'h00600C000001800018001806300404C00C0CC0300C08300404C00080018000000018, //第12行
char_line0c=272'h00600C000001801018081806200004C00C0C80300C08200004C0008001800000003C, //第13行
char_line0d=272'h007FFC000001803818081806600004C00C0D00300C08600004C0008001803FFFFFFE, //第14行
char_line0e=272'h00600C003FFFFFFC1818180C60000C600C0D4030061060000C6000FFFF8000018000, //第15行
char_line0f=272'h00600C10000180001FF81818600008600C0E20300610600008600080010000018000, //第16行
char_line10=272'h00600C380001800018181FF0600008600C0C10300610600008600008200000418000, //第17行
char_line11=272'h3FFFFFFC0001800018081800600008600FFC1830073060000860000C382000718800, //第18行
char_line12=272'h003208000001800018081800603F1FF00C0C18300320603F1FF0080C307000E18600, //第19行
char_line13=272'h00618C000001800018001800600C10300C0C0C300320600C10300C0C307000C18300, //第20行
char_line14=272'h00C106000001800018001800600C10300C0C08300320600C1030060C30C001818180, //第21行
char_line15=272'h018101C00001800018001800300C10300C0C003001C0300C1030030C30C0038180C0, //第22行
char_line16=272'h030104FC0001800018001800300C30300C0C003001C0300C3030038C318003018060, //第23行
char_line17=272'h0C010E380001800018001800180C20180C0C003001C0180C2018018C330006018070, //第24行
char_line18=272'h187FF0000001800018001800180C20180C0C003001C0180C2018018C36000C018038, //第25行
char_line19=272'h6001000000018000180018000C1060180C0C003000800C106018008C380018018038, //第26行
char_line1a=272'h00010000000180007E007E0003E0F83E0C0C0030008003E0F83E000C301010018010, //第27行
char_line1b=272'h00010000003F800000000000000000000FFC0C60000000000000000C303820738000, //第28行
char_line1c=272'h00010060000F800000000000000000000C0C03E00000000000001FFFFFFC001F8000, //第29行
char_line1d=272'h1FFFFFF00007000000000000000000000C0801C00000000000000000000000070000, //第30行
char_line1e=272'h00000000000000000000000000000000000000800000000000000000000000020000, //第31行
char_line1f=272'h00000000000000000000000000000000000000000000000000000000000000000000; //第32行
reg[8:0] char_bit;
always@(posedge CLK_to_DAC)
if(X==10'd144)char_bit<=9'd272; //当显示到144像素时准备开始输出图像数据
else if(X>10'd144&&X<10'd416) //左边距屏幕144像素到416像素时 416=144+272（图像宽度）
char_bit<=char_bit-1'b1; //倒着输出图像信息
reg[29:0] vga_rgb; //定义颜色缓存
always@(posedge CLK_to_DAC)
if(X>10'd144&&X<10'd416) //X控制图像的横向显示边界：左边距屏幕左边144像素 右边界距屏幕左边界416像素
begin case(Y) //Y控制图像的纵向显示边界：从距离屏幕顶部160像素开始显示第一行数据
10'd160:
if(char_line00[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000; //如果该行有数据 则颜色为红色
else vga_rgb<=30'b0000000000_0000000000_0000000000; //否则为黑色
10'd162:
if(char_line01[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd163:
if(char_line02[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd164:
if(char_line03[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd165:
if(char_line04[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd166:
if(char_line05[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd167:
if(char_line06[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd168:
if(char_line07[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd169:
if(char_line08[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd170:
if(char_line09[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd171:
if(char_line0a[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd172:
if(char_line0b[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd173:
if(char_line0c[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd174:
if(char_line0d[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd175:
if(char_line0e[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd176:
if(char_line0f[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd177:
if(char_line10[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd178:
if(char_line11[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd179:
if(char_line12[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd180:
if(char_line13[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd181:
if(char_line14[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd182:
if(char_line15[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd183:
if(char_line16[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd184:
if(char_line17[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd185:
if(char_line18[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd186:
if(char_line19[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd187:
if(char_line1a[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd188:
if(char_line1b[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd189:
if(char_line1c[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd190:
if(char_line1d[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd191:
if(char_line1e[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
10'd192:
if(char_line1f[char_bit])vga_rgb<=30'b1111111111_0000000000_0000000000;
else vga_rgb<=30'b0000000000_0000000000_0000000000;
default:vga_rgb<=30'h0000000000; //默认颜色黑色
endcase
end
else vga_rgb<=30'h000000000; //否则黑色
assign VGA_R=vga_rgb[23:16];
assign VGA_G=vga_rgb[15:8];
assign VGA_B=vga_rgb[7:0];
endmodule
4.点击保存按钮，更改文件名为：VGA_test.v
6.设置该文件置顶：Project→Set as Top-Level Entity ，然后编译
编译只要没有错误就可以了，警告不用管。
注意：如果是直接复制的代码，或者直接导入的项目，可能会出现版本不兼容问题，这时候我们需要更改配置文件里的版本，详细操作百度就可以了
7.配置管脚
点击快捷按钮：Pin Planner
按照如下表所示配置管脚：
| Signal Name | FPGA Pin No. | Description | I/O Standard |
|---|---|---|---|
| OSC_50 | PIN_AG14 | 50 MHz clock input | 3.3 V |
| VGA_B[7] | PIN_D12 | VGA Blue[7] | 3.3 V |
| VGA_B[6] | PIN_D11 | VGA Blue[6] | 3.3 V |
| VGA_B[5] | PIN_C12 | VGA Blue[5] | 3.3 V |
| VGA_B[4] | PIN_A11 | VGA Blue[4] | 3.3 V |
| VGA_B[3] | PIN_B11 | VGA Blue[3] | 3.3 V |
| VGA_B[2] | PIN_C11 | VGA Blue[2] | 3.3 V |
| VGA_B[1] | PIN_A10 | VGA Blue[1] | 3.3 V |
| VGA_B[0] | PIN_B10 | VGA Blue[0] | 3.3 V |
| VGA_BLANK | PIN_F11 | VGA BLANK | 3.3 V |
| VGA_CLK | PIN_A12 | VGA Clock | 3.3 V |
| VGA_G[7] | PIN_C9 | VGA Green[7] | 3.3 V |
| VGA_G[6] | PIN_F10 | VGA Green[6] | 3.3 V |
| VGA_G[5] | PIN_B8 | VGA Green[5] | 3.3 V |
| VGA_G[4] | PIN_C8 | VGA Green[4] | 3.3 V |
| VGA_G[3] | PIN_H12 | VGA Green[3] | 3.3 V |
| VGA_G[2] | PIN_F8 | VGA Green[2] | 3.3 V |
| VGA_G[1] | PIN_G11 | VGA Green[1] | 3.3 V |
| VGA_G[0] | PIN_G8 | VGA Green[0] | 3.3 V |
| VGA_HS | PIN_G13 | VGA H_SYNC | 3.3 V |
| VGA_R[7] | PIN_H10 | VGA Red[7] | 3.3 V |
| VGA_R[6] | PIN_H8 | VGA Red[6] | 3.3 V |
| VGA_R[5] | PIN_J12 | VGA Red[5] | 3.3 V |
| VGA_R[4] | PIN_G10 | VGA Red[4] | 3.3 V |
| VGA_R[3] | PIN_F12 | VGA Red[3] | 3.3 V |
| VGA_R[2] | PIN_D10 | VGA Red[2] | 3.3 V |
| VGA_R[1] | PIN_E11 | VGA Red[1] | 3.3 V |
| VGA_R[0] | PIN_E12 | VGA Red[0] | 3.3 V |
| VGA_SYNC | PIN_C10 | VGA SYNC | 3.3 V |
| VGA_VS | PIN_C13 | VGA V_SYNC | 3.3 V |
8.连接DE2-115 开发板
这里就不附上图片了，主要是实验的时候没有拍照
主要是要配置安装USB-Blaster 驱动，否则就会出问题
这里请参考：https://blog.csdn.net/ssj925319/article/details/115333028
板子连接好后就可以烧录了
烧录程序
点击Programmer快捷键
出现如下图界面，点击Hardware Setup…
这里有可能会出现找不到设备的情况，就是因为没有装驱动
选择 USB-Blaster [USB-0]，然后Close
添加文件
在 output_files 下找到 .sof 文件，并打开它
点击Start开始下载到开发板上
显示器显示如下
.
.总结:
在做这个实验的时候，环境的配置是很重要的，其中电脑的用户名要是英文的，这样它的路径才不会有中文。一开始我的电脑用户名就是中文，导致后面很多错误出现的莫名奇妙。无奈只好用虚拟机，这下又出现了没有装那个驱动的问题，反正就很烦。最后实在忍不了了，就重装了电脑。。。
.
.
参考：使用 FPGA 开发板采用 Verilog 编程练习基于 VGA 图像显示
以上是关于VGA协议与图像输出Verilog编程的主要内容，如果未能解决你的问题，请参考以下文章
各位大家好，我在fpga上用verilog实现vga字符显示，将字符的十六进制存放在ram里面，读出并显示在vga上