嵌入式开发基础之中断管理

Posted 2022-06-20 跋扈洋

嵌入式开发基础之线程间通信

• 引言
• 基本概念
• • Cortex-M 中断
  • 中断和异常的区别
  • 中断的优势及劣势
  • 中断相关的硬件
  • 中断延迟
• 中断的运行机制
• RTOS的中断管理
• • 中断向量表
  • 用户中断服务程序
  • 中断与轮询
• 后续

引言

中断就是系统正在处理某一个正常事件，忽然被另一个需要马上处理的紧急事件打断，系统转而处理这个紧急事件，待处理完毕，再恢复运行刚才被打断的事件。
无论在单片机开发还是嵌入式开发中，中断都是一个非常重要的概念。而重要的原因，是中断的概念符合我们普世生活的场景。
你正在上班努力编程，却有一通电话打了进来，而不得不停止工作，接通完电话后，发现只是外卖到了楼下，这时候你又恢复到工作的状态，这是短期中断。
你本科毕业，因为第一年的工作经验的优先级高于考研所以你去找了份工作，干了一年后，去考研，回到学校继续学习，对你的学业来说，这也是中断，无非是中断处理时间长而已。
本文将会介绍嵌入式开发中，中断管理的概念，及基于RTOS的一些例子。

基本概念

Cortex-M 中断

中断是微控制器一个很常见的特性，中断由硬件产生，当中断产生以后 CPU 就会中断当前的流程转而去处理中断服务，Cortex-M 内核的 MCU 提供了一个用于中断管理的嵌套向量中断控制器(NVIC)。 Cotex-M3 的 NVIC 最多支持 240 个 IRQ(中断请求)、1 个不可屏蔽中断(NMI)、1 个 Systick(滴答定时器)定时器中断和多个系统异常。
Cortex-M 是一个家族系列，其中包括 Cortex M0/M3/M4/M7 多个不同型号，每个型号之间会有些区别，例如 Cortex-M4 比 Cortex-M3 多了浮点计算功能等，但它们的编程模型基本是一致的。
Cortex-M 处理器有多个用于管理中断和异常的可编程寄存器，这些寄存器大多数都在NVIC 和系统控制块(SCB)中，CMSIS 将这些寄存器定义为结构体。NVIC 和 SCB 都位于系统控制空间(SCS)内，SCS 的地址从 0XE000E000 开始，SCB 和 NVIC的地址也在 core_cm3.h 中有定义。

当多个中断来临的时候处理器应该响应哪一个中断是由中断的优先级来决定的，高优先级的中断(优先级编号小)肯定是首先得到响应，而且高优先级的中断可以抢占低优先级的中断，这个就是中断嵌套。Cortex-M 处理器的有些中断是具有固定的优先级的，比如复位、NMI、HardFault，这些中断的优先级都是负数，优先级也是最高的。
Cortex-M 处理器有三个固定优先级和 256 个可编程的优先级，最多有 128 个抢占等级，但是实际的优先级数量是由芯片厂商来决定的。但是，绝大多数的芯片都会精简设计的，以致实际上支持的优先级数会更少，如 8 级、16 级、32 级等，比如 STM32 就只有 16 级优先级。在设计芯片的时候会裁掉表达优先级的几个低端有效位，以减少优先级数，所以不管用多少位来表达优先级，都是MSB 对齐的。
STM32 的中断向量具有两个属性，一个为抢占属性，另一个为响应属性。分别是抢占优先级(分组优先级)和亚优先级(子优先级)。抢占，是指打断其他中断的属性，即因为具有这个属性会出现嵌套中断（在执行中断服务函数A 的过程中被中断B 打断，执行完中断服务函数B 再继续执行中断服务函数A），抢占属性由NVIC_IRQChannelPreemptionPriority 的参数配置。而响应属性则应用在抢占属性相同的情况下，当两个中断向量的抢占优先级相同时，如果两个中断同时到达， 则先处理响应优先级高的中断， 响应属性由NVIC_IRQChannelSubPriority 参数配置。
若内核正在执行C 的中断服务函数，则它能被抢占优先级更高的中断A 打断，由于B和C 的抢占优先级相同，所以C 不能被B 打断。但如果B 和C 中断是同时到达的，内核就会首先响应响应优先级别更高的B 中断。

中断和异常的区别

中断（interruption）也称外中断，指来自CPU执行指令以外的事件的发生，如设备发出的I/O结束中断，表示设备输入/输出处理已经完成。时钟中断表示一个固定的时间片已到，让处理机处理计时等。这一类中断通常是与当前指令执行无关的事件，即他们与当前处理机运行的程序无关。
异常也称内中断、例外或陷入（trap），指源自CPU执行指令内部的事件，如程序的非法操作码、地址越界等。对异常的处理一般要依赖于当前程序的运行现场，而且异常不能被屏蔽，一旦出现应立即处理。

中断的优势及劣势

通过中断机制，在外设不需要 CPU 介入时，CPU 可以执行其他任务，而当外设需要CPU 时通过产生中断信号使 CPU 立即停止当前任务转而来响应中断请求。这样可以使CPU 避免把大量时间耗费在等待、查询外设状态的操作上，因此将大大提高系统实时性以及执行效率。
eRTOS 源码中有许多处临界段的地方，临界段虽然保护了关
键代码的执行不被打断，但也会影响系统的实时，任何使用了操作系统的中断响应都不会比裸机快。比如，某个时候有一个任务在运行中，并且该任务部分程序将中断屏蔽掉，也就是进入临界段中，这个时候如果有一个紧急的中断事件被触发，这个中断就会被挂起，不能得到及时响应，必须等到中断开启才可以得到响应，如果屏蔽中断时间超过了紧急中断能够容忍的限度，危害是可想而知的。所以，操作系统的中断在某些时候会有适当的中断延迟，因此调用中断屏蔽函数进入临界段的时候，也需快进快出。

中断相关的硬件

与中断相关的硬件可以划分为三类：外设、中断控制器、CPU 本身。
外设：当外设需要请求 CPU 时，产生一个中断信号，该信号连接至中断控制器。
中断控制器：中断控制器是 CPU 众多外设中的一个，它一方面接收其他外设中断信号的输入，另一方面，它会发出中断信号给 CPU。可以通过对中断控制器编程实现对中断源的优先级、触发方式、打开和关闭源等设置操作。在 Cortex-M 系列控制器中常用的中断控制器是 NVIC（内嵌向量中断控制器 Nested Vectored Interrupt Controller）。
CPU：CPU 会响应中断源的请求，中断当前正在执行的任务，转而执行中断处理程序。NVIC 最多支持 240 个中断，每个中断最多 256 个优先级。

中断延迟

即使操作系统的响应很快了，但对于中断的处理仍然存在着中断延迟响应的问题，我们称之为中断延迟(Interrupt Latency) 。
中断延迟是指从硬件中断发生到开始执行中断处理程序第一条指令之间的这段时间。
也就是：系统接收到中断信号到操作系统作出响应，并完成换到转入中断服务程序的时间。也可以简单地理解为：（外部）硬件（设备）发生中断，到系统执行中断服务子程序（ISR）的第一条指令的时间。
中断延迟可以定义为，从中断开始的时刻到中断服务例程开始执行的时刻之间的时间段。中断延迟 = 识别中断时间 + [等待中断打开时间] + [关闭中断时间]。
注意：“[ ]”的时间是不一定都存在的，此处为最大可能的中断延迟时间。

中断的运行机制

不同计算机的中断处理过程各具特色，大致可分为如下流程：

1. 关中断：CPU响应中断后，首先要保护程序的现场状态，在保护现场的过程中，CPU不应响应更高优先级中断源的中断请求。
2. 保存断点：为保证中断服务程序执行完毕后能正确地返回到原来地程序，必须将原来地程序地断点保存起来。
3. 中断服务程序寻址：其实质就是取出中断服务程序入口地址送入程序计数器PC。
4. 保存现场和屏蔽字：进入中断服务程序后，首先要保存现场，现场信息一般是指程序状态字PSWR和某些通用寄存器地内容。
5. 开中断：允许更高优先级地中断请求得到响应
6. 执行中断服务程序：这是中断请求地目的
7. 关中断：保证在回复现场和屏蔽字时不被中断。
8. 恢复现场和屏蔽字：将现场和屏蔽字恢复到原来地状态
9. 开中断、中断返回。中断服务程序地最后一条指令通常是一条中断返回指令，使其返回到原来程序地断点处，以便继续执行原程序。

如果专注于单片机，我们可以简洁的说，当中断产生时，处理机将按如下的顺序执行：

• 保存当前处理机状态信息
• 载入异常或中断处理函数到 PC 寄存器
• 把控制权转交给处理函数并开始执行
• 当处理函数执行完成时，恢复处理器状态信息
• 从异常或中断中返回到前一个程序执行点

中断使得 CPU 可以在事件发生时才给予处理，而不必让 CPU 连续不断地查询是否有相应的事件发生。通过两条特殊指令：关中断和开中断可以让处理器不响应或响应中断，在关闭中断期间，通常处理器会把新产生的中断挂起，当中断打开时立刻进行响应，所以会有适当的延时响应中断，故用户在进入临界区的时候应快进快出。
中断发生的环境有两种情况：在任务的上下文中，在中断服务函数处理上下文中。

• 任务在工作的时候，如果此时发生了一个中断，无论中断的优先级是多大，都会打断当前任务的执行，从而转到对应的中断服务函数中执行。
• 在执行中断服务例程的过程中，如果有更高优先级别的中断源触发中断，由于当前处于中断处理上下文环境中，根据不同的处理器构架可能有不同的处理方式，比如新的中断等待挂起直到当前中断处理离开后再行响应；或新的高优先级中断打断当前中断处理过程，而去直接响应这个更高优先级的新中断源。后面这种情况，称之为中断嵌套。在硬实时环境中，前一种情况是不允许发生的，不能使响应中断的时间尽量的短。而在软件处理（软实时环境）上，RTOS 允许中断嵌套，即在一个中断服务例程期间，处理器可以响应另外一个优先级更高的中断。

RTOS的中断管理

ARM Cortex-M 系列内核的中断是由硬件管理的，而 无论是RT-Thread还是FreeRTOS,这些各类RTOS 是软件，它并不接管由硬件管理的相关中断（接管简单来说就是，所有的中断都由 RTOS 的软件管理，硬件来了中断时，由软件决定是否响应，可以挂起中断，延迟响应或者不响应），只支持简单的开关中断等，所以 RTOS 中的中断使用其实跟裸机差不多的，需要我们自己配置中断，并且使能中断，编写中断服务函数，在中断服务函数中使用内核 IPC 通信机制，一般建议使用信号量、消息或事件标志组等标志事件的发生，将事件发布给处理任务，等退出中断后再由相关处理任务具体处理中断。

中断向量表

中断向量表是所有中断处理程序的入口， Cortex-M 系列的中断处理过程：把一个函数（用户中断服务程序）同一个虚拟中断向量表中的中断向量联系在一起。当中断向量对应中断发生的时候，被挂接的用户中断服务程序就会被调用执行。
在 Cortex-M 内核上，所有中断都采用中断向量表的方式进行处理，即当一个中断触发时，处理器将直接判定是哪个中断源，然后直接跳转到相应的固定位置进行处理，每个中断服务程序必须排列在一起放在统一的地址上（这个地址必须要设置到 NVIC 的中断向量偏移寄存器中）。中断向量表一般由一个数组定义或在起始代码中给出。
在 ARM Cortex-M 系列处理器上，所有中断都采用中断向量表的方式进行处理，即当一个中断触发时，处理器将直接判定是哪个中断源，然后直接跳转到相应的固定位置进行处理。而在 ARM7、ARM9 中，一般是先跳转进入 IRQ 入口，然后再由软件进行判断是哪个中断源触发，获得了相对应的中断服务例程入口地址后，再进行后续的中断处理。ARM7、ARM9 的好处在于，所有中断它们都有统一的入口地址，便于 OS 的统一管理。而ARM Cortex-M 系列处理器则恰恰相反，每个中断服务例程必须排列在一起放在统一的地址上（这个地址必须要设置到 NVIC 的中断向量偏移寄存器中）。中断向量表一般由一个数组定义（或在起始代码中给出）。

用户中断服务程序

在用户中断服务程序（ISR）中，分为两种情况，第一种情况是不进行线程切换，这种情况下用户中断服务程序和中断后续程序运行完毕后退出中断模式，返回被中断的线程。另一种情况是，在中断处理过程中需要进行线程切换，这种情况会调用函数（比如RT-Thread是 rt_hw_context_switch_interrupt() 函数）进行上下文切换。

中断与轮询

当驱动外设工作时，其编程模式到底采用中断模式触发还是轮询模式触发往往是驱动开发人员首先要考虑的问题，并且这个问题在实时操作系统与分时操作系统中差异还非常大。因为轮询模式本身采用顺序执行的方式：查询到相应的事件然后进行对应的处理。所以轮询模式从实现上来说，相对简单清晰。例如往串口中写入数据，仅当串口控制器写完一个数据时，程序代码才写入下一个数据（否则这个数据丢弃掉）。
在实时系统中轮询模式可能会出现非常大问题，因为在实时操作系统中，当一个程序持续地执行时（轮询时），它所在的线程会一直运行，比它优先级低的线程都不会得到运行。而分时系统中，这点恰恰相反，几乎没有优先级之分，可以在一个时间片运行这个程序，然后在另外一段时间片上运行另外一段程序。
所以通常情况下，实时系统中更多采用的是中断模式来驱动外设。当数据达到时，由中断唤醒相关的处理线程，再继续进行后续的动作。

后续

如果想了解更多物联网、智能家居项目知识，可以关注我的项目实战专栏和软硬结合专栏。
欢迎关注公众号了解更多。

编写不易，感谢支持。