芯片流片失败的故事

Posted 2022-04-16 strongerHuang

关注+星标公众号，不错过精彩内容

来源 | 说芯语

芯片研发是一件烧钱的事，多几次流片失败，可能就会把公司搞垮。

说来你们可能不信，我之前的公司就是做芯片，被“流片失败”搞跨的

下面来分享一下网友流片失败的故事。

Yufeng Bai：

实验室第一次流片，嗯嗯，就是之前回答中说过的视频编解码芯片，承载着实验室几年的心血，老板科研基金结题和一个师兄博士毕业的重任。

片子回来之后上板子测试，上电后什么信号都测不到，时钟和复位什么都没反应。全部人忙活了一个礼拜，把从代码，版图，PCB所有东西都查了一遍，什么发现都没有。

某一天，师弟用万用表随便测了芯片的管脚发现VDD和GND是反的，然后我们把所有的电源管脚都测了一遍，之后怀疑是封装有问题。最后我们把芯片缷下来，把新的芯片旋转90度焊上去，一切正常！

匿名用户:

第一次回来是性能bug，改了下访存，变成了功能bug，连续load出错，只能说验证和设计都出了问题。

卷积云:

写几个读博时经历过的设计错误，2个自己的，1个听来的：

1、自己设计的射频电路，正常偏置不工作，把电压加到4V以上才可以（工艺允许的VDD上限是3.6V，好在整个测试期间片子没给我烧掉）。具体原因不明，似乎是直流偏置的探针的寄生电感和pad的寄生电容耦合振荡了——因为是蹭师兄们流片的机会，占块他们不用的空白区做个小电路，那里不能外接的pin，只能画几个pad，在裸片上用探针连下去测试。之前没考虑过探针的寄生电感不能忽略。

2、毕业设计，做出来底噪比信号大～ 当时离毕业也不远了，不可能重新流片。猛想一个星期，确定了底噪的来源，再花了几周测量、验证，最后编了一个标定和消除底噪的算法，算是把信号取出来了。在毕业论文上，这套算法的数学推导写了十几页，当然本身不太复杂，只是向量太多，用了无数矩阵表示，非常占页面。
这段数学推导，读起来实在太累，被我的两位导师、两位答辩考官全数跳过，答辩顺利过关～～ （嗯，但我相信我的证明是准确无误的）

3、答辩后的聊天，听一位考官吐槽了他的一名学生流片的失败：功率电路，小心翼翼的设计了电源线上每一路的电流上限——但是忘记GND那头也需要做这事了，所有的GND电流需要通过一个唯一的via连到pad上。

鸿鹤：

上几个我自己经历的。

1. foundry把MIM层做错了。反复强调MIM不做在M6和M5之间，做在M4和M3之间。芯片回来各种测试，codec就是不工作。经过多次质疑foundry，终于发现是没按照要求做。耽误半年。

2. foundry没有把IP merge进去。赶上过年，上传完文件，有修改，又重新上传。原来跑IP merge脚本的哥们休假过年去了，接手的这位跑完没check report。生产结束了，foundry告知“不好意思啊，这个IP没merge进去。。。” 想砍人啊

3. 这个是听说的。IO PAD上没开孔，没法打线，没法测试。。。。。芯片回来了，没法测试。。。这个倒是可以解决，腐蚀一下，还是可以简单测试的。

4. 又想起来一个，听说的，这个惨，公司连芯片都没见到。话说wafer生产出来，要放在车子上推着走。一次，一个哥们看反正就几米的路，于是捧在手里走了两步，结果就霉运爆棚，绊倒，wafer盒子掉地上了。

5.据说，有rom里的code没写进去的情况，芯片上电cpu直接死掉。也有code写错的。所以，rom code是check list的必选。

Krieg：

说几个跟大家分享交流一下：

1、第一次设计PA，稳定性网络没有做好，回来以后发现有中频自激现象，得出的结论是仅仅对circuit整体做稳定性分析是不够的，必须对每一级管芯分别去完善；

2、某款大功率mmic流片回来测试结果与仿真差异极大，查阅论文及工艺文档认为是backvia隔离在momentum仿真精度偏低造成的，基于这一思路进行了设计修改，第二次投片非常成功

3、某款中功率芯片采用cascode结构设计，在长期使用过程中出现稳定性问题，也是查阅了不少相关论文才得出了可信的分析报告，这一过程当中积累了许多经验
其实从业这几年来说完全流片失败的芯片不是很多，但是每次找到问题感觉都是对自己的一次提高，遗憾的是更多情况下精确定位和分析确实比较困难，深感自己积累还是不够，与大家共勉。

瘦马:

我来说个我自己的事。某研究所来我当时工作的研究所（工艺很落后，极其不自动化）流片，特急批，军工品。

领导安排老师傅亲自把关做，我作为技术人员监督。然后老师傅当晚（对的是夜班）太忙了，配液的时候让我帮忙，于是当时还是小年轻的我干劲十足的就帮忙配液了，第二天一早，光刻工序反应，Gate都飘起来了。

原因查了一上午没查出来，然后临近中午吃饭的时候我猛然想起gate之后的一道wet clean是我配的液，出于谨慎，我去查了下监控视频，发现我拿错了液，应该倒H2O2的，我倒了HF了。

反正schedule是妥妥的miss了。不知道领导们是怎么把那个流片的研究所总工应付过去的。

也许这就是我之后一直在那个研究所混的不顺利的原因吧。。

Chris:      

流片失败的可能需要分为不同等级吧，最差的就是变砖，什么功能都没有，这种一般是犯了低级错误，或者代工厂出现重大失误；好一点的是有一部分功能异常，但没法补救和使用，也该算失败了；再好点的情况就是有功能异常，或者还能将就用，可是通过特殊手段还能补救，这种几乎也不算失败吧；最常见的是功能正常，但是性能指标不达标，这种情况还是算部分失败吧，客户要求严格的情况下就绝对是失败了。

我觉得模拟电路或者射频微波电路芯片失败的几率大得多，数字ic在有完善的流程下应该失败的几率小很多。这么多年做射频ic也遇到过芯片出问题的情况，大部分是性能指标有欠缺，也有两次出现功能错误的。一次是控制输入引脚高低电平做反了，疏忽所致；一次是transceiver的中频滤波器有共模振荡，主要是全差分运放的共模反馈回路相位裕量不够，幸好在片外电路处理后还能测试功能及性能，改版的时候修正了；还有一次是有个电路晶体管衬底端和源端相连，但是版图工程师没有添加dnw层，导致衬底被连接到了中间电平，整个芯片无法工作；还有一次因为dnw层导致的问题，esd器件放在dnw里面，但是上面的nwell连接导致了pad和vdd的短路。所以千万注意dnw层的使用，它和其上制作的nwell是直接相连的。

整体来说芯片出问题的几率还是不小的，一定要遵守严格的流程，还有就是细心、细心、细心，交叉检查很重要，当然前面也有人说小伙伴来围观不小心给芯片加了点料的，因此权限管理是必须的。

呜帕呜帕:

我自己吧，流的一个极小的测试片，lvs都做完了，组里小伙计来围观，边角ESD里vdd一个contect砸在了衬底上……然后没发现，然后上电测试发现怎么功耗超出想象……

小于儿:

据说大概十年前国内的一家公司因为核心研发团队离职，一颗芯片eco外加重新流片搞到F版才成功了。

其实对公司而言，流片失败不要紧，最不能接受的就是时间的损失吧。

winstxx:

听说的，block 电源地用tie cell 给供的，drc lvs都没问题。review 给查出来了

姜发明:

部分故事看上去都是低级错误，稍微细心一点，基本不会发生的。

阎浮提:

说一些我听说过的吧。
一块模拟芯片，流片回来死活不工作。偶然一个机会，发现使用的时候实验室的一个灯关了后就工作了。开了再试，又不行了，屡试不爽，一直没找出原因。。。

还有一个，从封装厂拿出来上电无反应，让后端去debug，查了半天后端的人也没有头绪，找到封装厂的人一起查，发现封装把电源引脚接反了。。。

玉曼:

看了这么多，瞬间发现做IC失效还是挺有前途的，至少可以大大缩短纠错时间…

PP Chen:

朋友公司，片子回来直接变石头，鼓捣了一阵子以后发现reset接反了，还算可以挽救。

可惜我们公司只做IP不流片，体会不了按reset之后爆棚的成就感或者爆炸的挫败感。

小强:

看到楼上发的故事，我想起来一个很久以前老师告诉我的，说也是回片之后也是测什么什么没有，连时钟都没有，最后定位发现……

是有一层金属布线层……完全没连……没连……

据说的时间很久远，学校流的片规模也小，估计也不是啥先进工艺，估计是找啥小作坊代工的吧……

------------ END ------------

●专栏《嵌入式工具》

●专栏《嵌入式开发》

●专栏《Keil教程》

●嵌入式专栏精选教程

关注公众号回复“加群”按规则加入技术交流群，回复“1024”查看更多内容。

点击“阅读原文”查看更多分享。