求verilog语言分别编写一个8位的ram和rom存储器

Posted 2023-03-14

ram和rom都是8位的存储器，最后要用FPGA,本人不太了解，希望能给出详细的讲解，谢谢
我的问题是设计一个基于FPGA的存储器，我想用verilog分别描述一个ram和一个rom，因为FPGA本人重来没有用过，所以具体的实现的方法并不十分清楚，所以恳请回答者能够尽量说明清楚，一经录用，即可给分。 回二楼，我的问题就在于怎么描述这两种存储器。麻烦哪位懂的帮忙写一下。

ROM = read only memory
RAM = Random Access Memory
这两个都是做存储用的。
FPGA上面应该都有分布式RAM和块RAM，直接声明就可以用了。
楼主是意思是写一个接口？还是就用verilog去描述一个RAM和ROM？

我明白你的意思了。你要写一个基于FPGA的存储器，对于RAM，在开发板上应该是有的，这个是现成的东西，你所要做的是，设计一定的接口电路，使其能和外部进行数据的接受和发送。如果非要说，用verilog描述ram，这个东西就是一堆寄存器组。所以你要根据ram和rom的时序要求、带宽要求来写一个interface，使得能够和外部交互。谢谢 参考技术A FPGA的内部结构你完全不必知道，你只要用verilog把存贮器的功能描述出来就行了，然后软件会自动把你的程序变成网表，让FPGA实现其功能。至于是怎么做到的，不用管它。 参考技术B 例化一个ram，dout宽度为1，深度为4（即地址宽度为2），f接dout，b,a接地址线。ram里面初始化内容为0，0，0，1。这样，当｛b，a｝为00，01，10时，输出0；11时输出1，实现与的功能