FPGA 数据传输不稳定 何解?

Posted

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了FPGA 数据传输不稳定 何解?相关的知识,希望对你有一定的参考价值。

上位机读取FPGA数据,大多数情况下数据都对,偶尔数据全错。要是逻辑有问题,数据应该每次都是错的啊,说明逻辑是没问题的啊,难道FPGA程序没做约束的缘故吗?

参考技术A 那你看看有时序错误吗?有的话可能是数据会不对,温度高了或者温度太低都会不对 参考技术B 如果你用的是Altera产品的话,看看Quartus II编译后TimeQuest分析的时序裕量(slack)是否为负数?本回答被提问者采纳

FPGA400MHz内部时钟稳定吗?

参考技术A 很有可能不稳定,试一试800MHz的吧。
fpg是空腹血糖,全称为fasting plasma glucose/fasting blood glucose,简写为FPG/FBG,是指在隔夜空腹(至少8-10小时未进任何食物,饮水除外)后,早餐前采的血,所检定的血糖值,为糖尿病最常用的检测指标,反应胰岛B细胞功能,一般代表基础胰岛素的分泌功能。
一般来说,如果fpg超过正常值的话,可能是空腹血糖受损。一旦fpg大于等于7.0mmol/L这种存在糖尿病的可能。如果fpg低于正常值,就考虑是低血糖症状。

以上是关于FPGA 数据传输不稳定 何解?的主要内容,如果未能解决你的问题,请参考以下文章

FPGA管脚悬空后状态为啥不稳定?

FPGA中亚稳态相关问题及跨时钟域处理

FPGA基础学习(12) -- 多周期路径约束

FPGA400MHz内部时钟稳定吗?

FPGA设计中跨时钟域常见的问题(读书笔记)

FPGAer:EEPROM读写实战