文献翻译|A high reliability physically unclonable function based on multiple tunable ring oscillator（基于

Posted 2021-11-02 北阙微凉

tags:

篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了文献翻译|A high reliability physically unclonable function based on multiple tunable ring oscillator（基于相关的知识，希望对你有一定的参考价值。

基于多个可调谐环形振荡器的高可靠性物理不可克隆功能

摘要

物理不可克隆函数(PUF)是一种硬件安全原语，可以产生独特的芯片标识，具有广阔的应用前景。然而，由于PUF的可靠性容易受到复杂外部环境的影响，设备认证的安全性受到威胁。本文设计了一种多可调谐环形振荡器结构，该结构可以同时改变振荡信号的传输路径和各器件的内部延迟。这样可以最大限度地提高熵源结构的延迟复杂度，用少量的硬件资源就可以生成更多的认证密钥数据。在此基础上，提出了一种预测试验筛选系统。通过预选系统，在低温和高温下进行了短时间的测试。可以更准确地设置滤波响应的阈值，提取高偏差响应，大大提高PUF的可靠性，使设备认证更加安全。实验结果表明，所设计的PUF可以达到49.52%的均匀性和49.17%的唯一性，非常接近理想值。此外，它可以在−40-100◦C和0.8-1.2V的范围内保持高可靠性，表明鼓励的有效性和可靠性。

关键词：物理不可克隆函数、环振荡器(RO)、熵源、预选系统、可靠性

一、引入

随着集成电路技术的快速发展和电子设备的普及，物联网(IOT)设备在我们的日常生活中变得越来越重要，并带来了对安全通信和身份认证的需求[1]。为了保护用户数据和产品信息的安全，电子产品的防伪加密技术显得尤为重要。物理不可克隆函数(PUF)[2]是解决这类信息安全问题的有效方法。PUF具有不可洁净性和不可预测性的特点。在设备认证[3,4]、数字密钥生成和存储[5,6]、访问控制和安全芯片防攻击[7]等信息安全领域具有广阔的应用前景。2002年，Gassend[8]提出了第一个硅PUF，在集成电路中具有很高的应用价值。随着硅基PUF的发展，硅基PUF的类型越来越多，可分为两类:一类是基于延迟的PUF，如仲裁型PUF[9,10]、RO - 13型PUF[11-13]和glitch型PUF [14];另一种是基于内存的PUF，如SRAM PUF[15,16]、butterfly PUF[17]和latch PUF[18]。与其他类型的PUF相比，RO PUF有一些重要的优点，它对整个设计不要求严格的对称性，只需要确保所有ROs都是相同的。使用FPGA硬件宏很容易实现结构相同的多个RO结构[19,20]。但是RO的振荡频率对环境因子的变化比较敏感，环境温度或电压的变化会在一定程度上降低PUF的可靠性[19,21]。如何有效地提高PUF的可靠性仍然是许多学者面临的难题。为了设计一种能够承受环境影响并具有高可靠性的PUF，本文在以下三个方面做出了主要贡献。

(1)我们设计了一个多可调RO结构。它可以同时改变振荡信号的传输路径和各逆变器的内部延迟。使用更少的硬件开销可以最大限度地提高延迟复杂性，以生成更多的身份验证密钥。

(2)通过实验分析了环境噪声和温度对反激电路振荡频率和PUF可靠性的影响。此外，我们还得出了不稳定响应随环境变化呈现一定规律性的结论。

(3)本文设计了一种预测试验筛选系统。通过温度预测试，可以更准确地设定阈值。它可以消除在我们设计的新熵源结构中产生的所有容易翻转的响应。因此，可以获得高可靠性的PUF。

本文的结构如下。在第二节中，我们讨论了RO PUF的相关结构和可靠性问题。第三部分介绍了我们提出的多路可调RO PUF的电路结构和工作原理。我们提出的预测试验筛选系统在第4节中介绍。第5节是对拟议PUF的性能评价和相关性比较。第6节给出结论。

二、相关的工作

2.1相关的结构

传统加密技术使用加密算法生成密钥，并将生成的密钥存储在NVM中，容易受到入侵者的攻击，造成安全信息泄露。PUF提取IC在制造过程中不可预测的工艺偏差作为设备认证的唯一密钥，不需要存储密钥信息，大大提高了信息的安全性。RO PUF是一种可以提取电路时延信息的PUF，它由多个具有相同电路结构[5]的环形振荡器组成。由于制造工艺的不匹配，每个RO的振荡频率会有轻微偏差。PUF将这些微小的偏差提取出来，作为其自身随机而独特的反应。

PUF的工作原理和RO PUF的电路结构如图1所示。脉冲发生器产生脉冲信号使能PUF, RO PUF接收到脉冲后产生振荡信号。将挑战信号输入到RO PUF中，选择不同的RO比较振荡频率。在一定的时间内，提取两个RO振荡信号，对其进行计数和比较，产生1位响应。密钥提取器接收PUF生成的二进制序列作为设备认证的安全密钥。RO PUF熵源的结构是由奇阶逆变器级联的振荡环阵列。每两个振动环产生一个比特响应。在实际的认证中，通常需要PUF生成较长的数据序列，因此需要许多振荡环来组成一个数组。这将导致更多的硬件开销。

2.2RO PUF的可靠性问题

在设备认证过程中，密钥中只有一个bit的错误就会导致认证失败，严重影响硬件设备的安全。因此，可靠性是PUF的重要性能。设备认证的外部环境可能是多种多样的，所以我们需要一种能够在不同环境下保持高可靠性的PUF电路。

许多相关研究表明，RO的振荡频率会随着工作电压和环境温度[22]的变化而变化。因此，如果制造失配引起的两种ROs的振荡频率非常接近，环境的变化容易导致频率差的逆转，降低响应的可靠性。如图2a)，两种ROs之间的振荡频率差非常小，环境因素的变化会导致RO频率的波动，这可能会导致红色区域的频率重叠。因此，当比较两个RO的振荡频率来产生单位响应时，很可能会造成位翻转。如图2b)所示，如果两个ROs之间的振荡频率差比较大，则可以耐受环境的影响，而频率的波动不足以使响应翻转。因此，增加ROs之间的频率差是提高PUF可靠性的有效途径。

为了提高PUF的可靠性，许多学者进行了相关的研究。Suh[5]提出使用ECC来提高RO PUF的可靠性。虽然这有一定的效果，但ECC的能量和面积成本甚至比PUF本身[23]还要高。在Ref.[24]中，提出了1-of-8的可配置RO方案，其中引入了额外的逆变器和选择器来选择最大的工艺偏差，以提高PUF的可靠性。然而，筛选剩下的7个配置方案是一种浪费。2017年[25]提出了一种新的RO PUF熵源结构，通过提取不同RO的初始波形可以产生大量响应，但该结构的可靠性和唯一性较低。一般来说，提高PUF的可靠性往往会导致占用更多硬件资源的缺点。此外，PUF很难在各种外部环境中保持高度稳定。针对这些问题的解决方案如下。

三、提出多级可调RO PUF

为了在较小的硬件开销下产生大量的输出响应，本文设计了一种多可调RO PUF。我们提出了一种新的熵源结构，它可以通过多种可调方式同时切换不同的RO传输路径和改变每个逆变器的内部延迟。它有以下三个优点。1. 所提出的RO结构是一种新型的熵源，通过对偶配置大大提高了延迟复杂度。2. 该结构是一种延时可切换结构，可以通过改变RO的振荡频率来产生更多的响应。3.当需要生成相同位响应时，以128位响应为例，与现有的其他架构相比，该架构可以节省硬件成本。接下来，我们将详细描述这个PUF结构的实现。

图3给出了本文提出的多可调RO PUF的熵源结构。RO结构包括三级逆变器和四级路径选择器，由一个7位配置器配置。该逆变器在FPGA中通过LUT实现。LUT的输出状态由SRAM中的预存储值决定。通过改变LUT的不同输入值，可以改变SRAM到输出O的传输路径。在图中，逆变器的逻辑功能是通过在设置过程中预设LUT中的SRAM值来实现的，并且可以通过调节一个[2:0]输入信号来改变逆变器的内部延迟路径。由可调输入b[3:0]控制的路径选择器结构由两个可实现交叉路径的mux组成。通过改变输入b0，可以实现交叉传输信号，从而重组原来的RO结构，将RO1的信号输出到RO2，从而形成新的环路，提高延迟复杂度。熵源结构的延迟复杂度决定了单个结构响应输出的数量。逆变器可以有8种不同的配置模式。为了形成一个闭环，路径选择器也有八种配置模式。RO单元结构可以产生64种不同的路径延迟。因此，在生成一定数量的关键数据时，可以使用更少的硬件资源。

该体系结构中的逆变器和路径选择器分别由Slice中的LUT和MUX资源来实现，从而达到在FPGA中使用尽可能少的可编程逻辑单元的目的。与传统的RO PUF相比，它不占用更多的切片。然而，由于Slice的结构特点，当我们在同一Slice中实现逆变器和路径选择结构时，RO中的交叉传输路径无法实现高对称性。因此，它会影响PUF的性能，特别是响应的唯一性。我们的解决方案是改变传统的RO振荡频率比较方式，采用交叉比较的方案。另外引入一组复制的RO结构，如图4所示。采取了两个步骤。首先，我们通过布局设置将RO1和RO3中的端口和组件设置在对称位置。其次，采用交叉比较方案，使更对称的RO1和RO3比较振荡信号的计数值，并比较RO2和RO4振荡信号的计数值。这样可以在很大程度上改善结构对称性，减小系统偏差。此外，在该体系结构中，通过输入不同的配置信号可以生成128位的响应数据。图5为采用交叉比较方案前后的八组唯一性比较数据。采用离散比较的方法可以有效地提高PUF的唯一性。

四、预测试验筛选系统

PUF提取芯片在制造过程中的工艺偏差，生成唯一的认证密钥。但是，过程偏差引起的设备延迟偏差非常小，设备在认证过程中的外部环境是不可预测的。因此，可变的环境因素很可能对提取小延迟偏差产生负面影响。RO PUF在工作过程中，外部温度和电压的波动可能会导致RO频差极性翻转，从而带来比特误差。表1显示了在−20-100◦C检测到的一个比特的不稳定响应对应的两个ROs的振荡频率。从表中可以看出,随着温度的增加,振荡频率的RO呈现出下降的趋势,和RO2较高,对环境的敏感性和频率下降幅度较大,所以当温度在40~60◦C,响应比特翻转。温度越高，频率差越大。第2节还分析了RO频率差异越大，对环境影响的容忍度越高。许多提高稳定性的puf采用文献[26]中的方法。通过RO的不同配置，提取出频率差最大的相对稳定响应。但这种方法有两个缺点。部分稳定性高的响应可能被放弃，造成一定程度的资源浪费。而且，所选择的最大频率差是相对的，并不一定能够忍受环境的变化。因此，为了解决这些问题，我们需要准确设置频差阈值，在不造成硬件资源浪费的前提下，选择频差较大且满足阈值条件的响应。

为了更准确地设定阈值，我们研究了温度对RO PUF响应翻转的影响。图6a)显示了RO PUF在−20 - 100◦C步骤20通过FPGA的6个不同区域的误码率(BER)测试。图6b)显示了一组128位响应在不同温度下的不稳定翻转位和频率差。

通过测试结果，我们可以得出以下结论:PUF输出在室温(20◦C)下是最稳定的，它越偏离室温，BER越高。此外，如果在室温附近发生响应翻转，当温度偏离室温时，响应翻转仍然存在，且频率差增大。因此，我们只需要检测最高和最低温度下的PUF，就可以筛选出所有的不稳定响应。通过对上述试验结果的分析，提出了一种有效的提高PUF可靠性的方法。例如，如果我们需要保持PUF高度稳定在−40◦C和100◦C之间，我们需要找出所有的翻转响应在−40◦C和100◦C。然后取室温下翻转位对应的最大频率差作为阈值。在我们提出的RO PUF中，可以通过不同的配置方案切换各种不同的RO对频率差。将不满足频差阈值条件的RO对输出视为不稳定响应位，并对其配置模式进行筛选。然后由最终选择的配置产生的响应可以在这个温度范围内高度稳定。但是，我们必须考虑到，在相同的环境条件下，RO的振荡频率会有波动。为了检测在相同条件下RO的最大频率波动，我们在−40-100◦C范围内每20次进行RO PUF重启实验。

图7为Virtex-6 FPGA板上512个ROs在不同区域的最大频率偏移量。通过对测量结果的统计分析，在相同的环境条件下，RO的最大振荡频率波动不会超过0.1%。

因此，为了容忍频率波动的影响，我们取最大频率差的1.01倍作为偏差阈值。

如图8所示，设我们提出的RO PUF在低温t1、室温t2和高温t3下的实测响应分别为R1、R2和R3。其中，四位反转响应对应的室温频差分别为Δf1、Δf2、Δf3和Δf4。

因此，我们设置的阈值为ΔF= max{Δf1，Δf2，Δf3，Δf4}×(1+1%)。在许多配置方法中，我们删除RO频差小于ΔF的少数配置，则生成的滤波响应具有较高的可靠性。

图9为本文设计的预测试验筛选系统，包括两个运行阶段。在预测试阶段，将初始配置数据输入PUF，分别在不同温度t1、t2和t3下产生响应R1、R2和R3。通过上述阈值设置方法，可以利用不同温度的测试结果准确设置阈值。

过滤掉响应中不满足阈值条件的配置数据，最终配置数据以PUF公钥的形式存储在NVM中。NVM中存储的不是密钥信息，而是配置信息，无需担心密钥信息泄露。由于我们在50毫秒内通过给出PUF的使能信号来提取输出响应，所以在高温和低温下PUF的运行时间非常短，因此不需要老化的影响。在PUF密钥提取阶段，将过滤后的组态数据输入到PUF电路中，产生最终的稳定响应。在后续的认证过程中，当需要再次开启PUF时，只会将NVM中存储的配置数据发送到PUF电路，获取认证使用的安全密钥。

五、评估和比较

该架构的实现平台为Xilinx Virtex-6 FPGA, FPGA设计版本为Xilinx ISE design Suite 14.7。Xilinx支持的手动放置和路由用于将我们的设计布局到对称区域。我们将FPGA划分为16个不同的区域，每个区域实现64个PUF实例，可以生成64位响应(筛选后)。通过Microblaze向PUF传输64种配置数据。通过温度预测设定阈值，删除不满足条件的配置数据，并通过UART将PUF的最终输出响应传输到PC进行显示。为了评估和比较提出的PUF与现有的PUF结构，我们实现了相同数量的常规RO PUF和64位输出响应的可配置RO PUF。

5.1唯一性

唯一性是指将同一组挑战输入到不同的PUF芯片中得到的响应的差异，也称为片间差异。一般来说，当对两个芯片施加相同的激励时，响应结果应该是不同的。唯一性通常通过计算同一类型PUF不同输出响应之间的汉明距离来测量，理想值为50%。若Ri和Rj分别为第i和第j个PUF芯片的n位响应序列，则唯一性可由式(1)计算:

其中k为待测试芯片数，HD (Ri,Rj)为相同挑战下芯片i和芯片j响应的汉明距离。为了比较其唯一性，我们测试了常规RO PUF、可配置RO PUF[26]和我们提出的RO PUF的片间汉明距离，如图10所示。分布定性为高斯分布，PUF芯片间的平均汉明距离分别为48.26%、48.87%和49.17%。这证明了所提出的PUF设计具有更好的唯一性。

5.2一致性

均匀性用于评估0和1在PUF响应中的分布。理想情况下，PUF响应的每一位输出0或1的概率应该是相等的。因此，均匀度越接近50%的理想值，PUF的随机性越好。均匀性由公式(2)计算，其中Ri,j为第i个芯片的n位响应的第j位。

为了准确测试不同PUF电路输出响应的均匀性，我们从三个不同PUF中提取1024组64位响应数据进行统计计算。试验结果如图11所示。对于我们提出的PUF，在64位输出响应中，1的最大位数是39,1的最小位数是25。最终均匀度结果为49.52%，非常接近50%的理想值。常规RO PUF和可配置RO PUF的均匀度分别为48.92%和48.23%。实验结果表明，该方法具有良好的均匀性。

5.3可靠性

可靠性对于PUF来说尤为重要，它决定了设备认证的成功与否。理想情况下，PUF对相同输入挑战的响应应该在重复测试中保持相同。在不同环境下的重复实验中，PUF在同一挑战下产生的任何两种反应之间的差异也应该很小。在M种不同的环境下，PUF电路的可靠性可以通过公式(3)来测量。

其中HD为芯片内平均汉明距离，Rr和Ri分别为理想条件(1.0 V/20◦C)和第i个对比度条件下的n位输出响应。我们通过精确控制恒温箱内的温度测试了不同PUF电路的可靠性。首先，在1.0 V/20◦C条件下，给出64种不同配置的1024个PUF电路的输入挑战。对于我们提出的预测筛选系统，我们设置t1到−40◦C和t3到100◦C。筛选出一些不稳定的结构模态，得到满足阈值条件的最终结构和响应。最终配置是输入到PUF，和PUF响应采样在50毫秒每20◦C的范围内−40-100◦C的温度可靠性测试。我们比较了所有测试产生的响应数据，得到芯片内的汉明距离为0。对常规RO PUF和可配置RO PUF进行了相同的温度测试。如图12a)所示，随着温度的变化，常规RO PUF和可配置RO PUF的可靠性都会降低。可靠性最低分别为97.29%和98.58%。我们建议的PUF的可靠性是100%的温度范围−40-100◦C。通过在0.75-1.3 V电压范围内，以0.05 V为步骤测试不同的PUF电路，如图12b)所示，常规RO PUF和可配置RO PUF的可靠性受电压影响较大。随着电压值的偏差，其可靠性大大降低，低于我们提出的PUF。该PUF在高压和低压下可靠性略有下降，1.3 V时可靠性最差，为94.53%。令人满意的是，我们所提出的PUF能够在0.8-1.2 V的宽范围内保持高度稳定的工作状态。

5.4安全分析

我们在本文中提出的PUF比强PUF产生更少的响应。通过响应过滤删除了一些配置方法。攻击者很难通过这种结构获得大量的样本数据。因此，该结构比仲裁PUF等一些强PUF具有更强的反机器学习攻击能力。由于逆变器在RO中的位置是可变的，通过灵活的配置，攻击者无法确定逆变器的对应位置，使得侧通道攻击变得困难。建模攻击，如最近提出的近似攻击[27]，也对PUF的安全性造成一定的威胁。然而，一些相关的防御方法已经被提出[28]。本文主要研究PUF可靠性的有效提高，关于建模攻击的防御的讨论超出了本文的范围。

5.5测量结果的比较和总结

在表2中，我们比较了提出的PUF与一些现有的先进技术的性能。与其他方案相比，该方案具有良好的唯一性和一致性。唯一性为49.17%，比Refs提出的PUF更接近50%的理想值。23日,25日,29日,31日。均匀度为49.52%，非常接近50%的理想值，优于[25,31]的设计。我们提出的PUF在本文中可以实现100%的可靠性，在电压0.8-1.2 V和温度−40-100◦C的宽范围。这清楚地表明，与其他设计相比，所提出的PUF具有良好的可靠性性能。

六、总结

本文设计了一种新型的多可调RO PUF体系结构，提出了PUF可靠性改进方案。通过配置所提出的PUF的熵源结构，我们可以以多种可调的方式改变振荡信号的传输路径和各逆变器的传输延迟。利用该体系结构的延迟可切换性，可以获得更多的响应数据和更少的硬件开销。通过交叉比较，结构的对称性和响应的唯一性得到了显著的改善。本文提出的预测试验筛选系统能够更准确地设定阈值，更精确地消除不稳定响应。筛分运行后，RO之间的振荡频率差足够大，足以抵消环境变化引起的频率偏移。此外，改进后的可靠性筛选方案节省了资源，可以保留更多的响应数据。在Xilinx Virtex-6 FPGA上实现了该PUF，实验结果表明，该PUF的唯一性和均匀性分别为49.17%和49.52%，非常接近理想值。此外，PUF可以在广泛的运行条件下保持高可靠性和良好的性能。

参考文献

[1] P. Gope, et al., Lightweight and physically secure anonymous mutual authentication protocol for real-time data access in industrial wireless sensor networks, IEEE Trans. Ind. Informat. 15 (2019) 4957, https://doi.org/10.1109/TII.2019.2895030.
[2] Ravikanth Pappu, et al., Physical one-way functions, Science (2002), https://doi.org/10.5220/0008959600750083.
[3]S. Buchoveck´a, et al., Lightweight authentication and secure communication suitable for IoT devices, ICISSP (2020) 75.
[4] Y. Su, J. Holleman, et al., A digital 1.6 pJ/bit chip identification circuit using process variations, IEEE J. Solid State Circ. 43 (2008) 69, https://doi.org/10.1109/JSSC.2007.910961.
[5]G.E. Suh, S. Devadas, Physical unclonable functions for device authentication and secret key generation, in: 44th ACM/IEEE Design Automation Conference, 2007, p. 9.
[6] B. Karpinskyy, et al., 8.7 Physically unclonable function for secure key generation with a key error rate of 2E-38 in 45nm smart-card chips, in: 2016 IEEE ISSCC, 2016, p. 158, https://doi.org/10.1109/ISSCC.2016.7417955.
[7] Z. He, et al., Reliable and efficient PUF-based cryptographic key generator using bit self-tests, Electron. Lett. 56 (2020) 803, https://doi.org/10.1049/el.2020.0344.
[8] B. Gassend, et al., Controlled physical random functions, in: 18th Annual Computer Security Applications Conference, 2002, p. 149, https://doi.org/10.1109/CSAC.2002.1176287.
[9] J. Wen, et al., A multi-line arbiter PUF with improved reliability and uniqueness, in: 2019 IEEE 4th International Conference on Signal and Image Processing (ICSIP), 2019, p. 641, https://doi.org/10.1109/SIPROCESS.2019.8868889.
[10] Z. He, W. Chen, L. Zhang, et al., A highly reliable arbiter PUF with improved uniqueness in FPGA implementation using bit-self-test, IEEE Access 8 (2020) 181751, https://doi.org/10.1109/ACCESS.2020.3028514.
[11] T. Tanamoto, et al., Physically unclonable function using an initial waveform of ring oscillators, IEEE Trans. Circ. Syst. II: Expr. Briefs 64 (2017) 827, https://doi.org/10.1109/TCSII.2016.2602828.
[12] C.Q. Liu, Y. Cao, C.H. Chang, ACRO-PUF: a low-power, reliable and aging-resilient current starved inverter-based ring oscillator physical unclonable function, IEEE Trans. Circ. Syst. I: Reg. Pap. 64 (2017) 3138, https://doi.org/10.1109/TCSI.2017.2729941.
[13] L. Yao, H. Liang, Z. Huang, C. Jiang, M. Yi, Y. Lu, A lightweight configurable XOR RO-PUF design based on Xilinx FPGA, in: 2021 IEEE 4th International Conference on Electronics Technology (ICET), 2021, pp. 83–88, https://doi.org/10.1109/ICET51757.2021.9451016.
[14] M.A. Usmani, et al., Efficient PUF-based key generation in FPGAs using per-device configuration, IEEE Trans. VLSI Syst. 27 (2019) 364, https://doi.org/10.1109/TVLSI.2018.2877438.
[15] Y. Gao, et al., Building secure SRAM PUF key generators on resource constrained devices, in: IEEE International Conference on Pervasive Computing and Communications Workshops, 2019, p. 912, https://doi.org/10.1109/
PERCOMW.2019.8730781.
[16] Y. Shifman, et al., An SRAM-based PUF with a capacitive digital preselection for a 1E-9 key error probability, IEEE Trans. Circ. Syst. I: Reg. Pap. 67 (2020) 4855, https://doi.org/10.1109/TCSI.2020.2996772.
[17] J. Guajardo, et al., Extended abstract: the butterfly PUF protecting IP on every FPGA, in: 2008 IEEE International Workshop on Hardware-Oriented Security and Trust, 2008, p. 67, https://doi.org/10.1109/HST.2008.4559053.
[18] A. Ardakani, S. Baradaran Shokouhi, A secure and area-efficient FPGA-based SR- Latch PUF, in: 2016 8th International Symposium on Telecommunications (IST), 2016, p. 94, https://doi.org/10.1109/ISTEL.2016.7881790.
[19] A. Maiti, P. Schaumont, Improved ring oscillator PUF: an FPGA-friendly secure primitive, J. Cryptol. 24 (2011) 375, https://doi.org/10.1007/s00145-010-9088-4.
[20] A. Maiti, et al., A large scale characterization of RO-PUF, in: 2010 IEEE International Symposium on Hardware-Oriented Security and Trust (HOST), 2010, p. 94, https://doi.org/10.1109/HST.2010.5513108.
[21] N. Bochard, et al., True-randomness and pseudo-randomness in ring oscillator- based true random number generators, Int. J. Reconfigurable Comput. (2010) 13.1–13.13, https://doi.org/10.1155/2010/879281.
[22]E. Boemo, S. Lpez-buedo, E.T.S. Informtica, U.A. De Madrid, Thermal monitoring on FPGAs using ring-oscillators, Int. Work. F. Progr. Log. Appl. 97 (7) (1997) 69–78.
[23] S. Taneja, A.B. Alvarez, M. Alioto, Fully synthesizable PUF featuring hysteresis and temperature compensation for 3.2% native BER and 1.02 fJ/b in 40 nm, IEEE J. Solid State Circ. 53 (10) (Oct. 2018) 2828–2839, https://doi.org/10.1109/JSSC.2018.2865584.
[24] A. Maiti, P. Schaumont, Improving the quality of a physical unclonable function using configurable ring oscillators, in: 19th Inter-national Conference on Field Programmable Logic and Applications, 2009, p. 703, https://doi.org/10.1109/FPL.2009.5272361.
[25] T. Tanamoto, S. Yasuda, S. Takaya, S. Fujita, Physically unclonable function using an initial waveform of ring oscillators, IEEE Trans. Circ. Syst. II: Expr. Briefs 64 (7) (July 2017) 827–831, https://doi.org/10.1109/TCSII.2016.2602828.
[26]A. Maiti, P. Schaumont, Improved ring oscillator PUF: an FPGA friendly secure primitive, J. Cryptol. 24 (2) (2011) 375–397.
[27] J. Shi, Y. Lu, J. Zhang, Approximation attacks on strong PUFs, IEEE Trans. Comput. Aided Des. Integrated Circ. Syst. 39 (10) (Oct. 2020) 2138–2151, https://doi.org/10.1109/TCAD.2019.2962115.
[28] J. Zhang, C. Shen, Z. Guo, Q. Wu and W. Chang, "CT PUF: configurable tristate PUF against machine learning attacks for IoT security," in IEEE Internet Things J., doi:10.1109/JIOT.2021.3090475.
[29] C. Bai, X. Zou, K. Dai, A novel thyristor-based silicon physical unclonable function, IEEE Trans. Very Large Scale Integr. Syst. 24 (1) (Jan. 2016) 290–300, https://doi.org/10.1109/TVLSI.2015.2398454.
[30]G. Li, et al., A multi-port low-power current mode PUF using MOSFET current- division deviation in 65 nm technology, Microelectron. J. 67 (sep) (2017) 169–175.
[31] T. Zhou, Y. Ji, M. Chen, Y. Li, PL-MRO PUF: high speed pseudo-LFSR PUF based on multiple ring oscillators, in: 2020 IEEE International Symposium on Circuits and Systems (ISCAS), 2020, pp. 1–5, https://doi.org/10.1109/ISCAS45731.2020.9180582.