Pioneer开发板--初识STM32/CH32

Posted 2021-10-15 南叶SLea

Pioneer开发板--初识STM32/CH32

作者：南叶SLea

 

前言

本章通过分析STM32时钟系统，初步了解STM32的架构以及编程思维

参考资料：STM32中文手册点击此处下载

STM32时钟系统分析

时钟是每个单片机的心脏，其重要性不言而喻，接下来就对STM32时钟树进行详细分析

1.RCC-复位时钟控制

复位的方式有三种：系统复位、上电复位和备份区域复位，由于比较复位比较简单，详情请参考手册第六章复位部分。

2.时钟树分析

ST官方推荐的最稳定的时钟源为72M，下面就介绍72M是怎么来的。

2.1 HSE时钟

HSE时钟为外部高速时钟，采用4--16M的无源晶振，一般为8M的无源晶振。通过OSC_OUT和OSC_IN接入单片机电路，由RCC_CR时钟寄存器的第16位HSEON控制开启或者关闭。

根据时钟树来看，SHE产生震荡信号后，主要有三个去向：1是往RCC_CFGR寄存器走，2是进行2分频后进入RCC_CFGR，分频还是不分频由寄存器的第17位PLLXTPRE控制，3是经过128分频后进入RTCCLK，我们这里分析1和2。

2.2 PLLCLK

PLLCLK锁相环时钟，锁相环的主要作用就是能将频率较低的震荡信号变成频率较高的震荡信号，简单来说就是倍频。震荡信号经过PLLXTPRE之后来到PLLSRC，PLLSRC是RCC_CFGR第16位，作用是控制PLL的输入时钟源，PLL时钟的来源有两个，1是来自SHE时钟，2是来自HSI时钟，HSI是芯片内部的高速时钟，也是8M，但是它是作为备用存在的，一般不会使用它。所以PLL时钟就只能来源于SHE，SHE时钟有两种方式进入PLL时钟，一种不分频，一种2分频，如何选择呢？暂且一放，继续往下分析。下面就到了PLLMUL，这个同样是RCC_CFGR寄存器的其中一位，作用是选择倍频，可以2倍频，3倍频，，，，一直到16倍频，最终输出PLL时钟的频率。

2.3 SYSCLK

SYSCLK，系统时钟，官方推荐稳定频率为72M，其来源有三个，1是来源于HSI（内部时钟），2是来源于PLLCLK（锁相环时钟），3是来源于HSE（高速外部时钟）。前面我们说过，HSI一般为备用，所以PASS掉，而HSE频率只有8M，太低，PASS，所以，SYSCLK一般来源于PLLCLK，也就是说，PLLCLK的频率和SYSCLK的频率相等，现在可以回答HSE进入PLL是分频还是不分频了。官方推荐为72M，如果HSE 2分频进入PLL，那么就是8/2为4M，就算PLLMUL最大为16倍频，最终PLL的频率为64M，低于官方的推荐频率，所以不可行。如果HSE不分频，PLL选择9倍频，就是8*9=72M，符合官方推荐的频率。 现在线路很明确，HSE--->不分频--->PLLCLK--->SYSCLK

 

3总结

 

 

FPGA教程案例61硬件开发板调试1——初识FPGA开发板,通过verilog控制LED灯，按键开关等

FPGA教程目录

MATLAB教程目录

--------------------------------------------------------------------------------------------------------------------------------

目录

1.软件版本

2.开发板概述

3.管脚约束文件编写