FPGA综合实验 01 - | 8位加法器的设计

Posted Neutionwei

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了FPGA综合实验 01 - | 8位加法器的设计相关的知识,希望对你有一定的参考价值。

一、实验目的和任务

1、利用Quartus II 原理图输入方法设计简单组合电路,通过一个8 位全加器的

2、设计掌握利用EDA 软件进行原理图输入方式的电子线路设计的详细流程。

二、设计代码(或原理图)、仿真波形及分析

1、原理图

2、原理图分析

如图所示,一个8位全加器可以由2个4位全加器构成,加法器间的进位可以用串行方式实现,即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接,从而得到一个8位全加器。

3、仿真及调试截图

4、仿真及调试结果分析

如图所示,绿色竖线表示A输入为130、B输入为44、S输出为174,即130+44=174;红色竖线表示A输入为55、B输入为22、S输出为77,即55+22=77;紫色竖线表示A输入为33、B输入为11、S输出为44,即33+11=44,实验结果与算数运算结果一致。

以上是关于FPGA综合实验 01 - | 8位加法器的设计的主要内容,如果未能解决你的问题,请参考以下文章

计算机组成原理运算器组成实验

FPGA综合实验 02 - | 正弦信号发生器设计

FPGA综合实验 05 - | VGA彩条信号显示控制电路设计

FPGA综合实验 04 - | ADC采样控制电路设计

FPGA学习-7:较为复杂的组合电路 下

OSPF综合实验