组成原理期末复习重点

Posted 2021-06-27 小牛儿帥

组成原理期末复习考纲

第1章

1.1电子计算机的分类及区别

电子计算机从总体上可以分为两大类：电子模拟计算机和电子数字计算机。电子模拟计算机处理的信息是连续变化的物理量，运算的过程也是连续的。而电子数字计算机中处理的信息是在时间上离散的数字量，运算的过程是不连续的。

1.1.1计算机发展历史

第一代，1946-1958年，电子管计算机；
第二代，1958-1964年，晶体管计算机；
第三代，1964-1971年，小中规模集成电路；
第四代，1971-至今，超大规模集成电路；

1.1.2存储程序概念

冯.诺依曼提出的存储程序控制的计算机结构，
1.计算机硬件由存储器、运算器、控制器和输入输出设备基本部件构成
2.计算机内部采用二进制来表示指令和数据
3.将编好的程序和原始数据事先存入存储器，然后再启动计算机工作。

1.1.3计算机硬件组成

1.运算器：用来完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器里。
2.存储器：用来存放数据和程序。
3.控制器：用来控制、指挥程序和数据的输入、运行以及处理运算的结果。
4. 输入设备：用来将人们熟悉的信息形式转换为机器能识别的信息形式，常见的有键盘、鼠标等。
5.输出设备：可将机器运算结果转换为人们熟悉的信息形式，如打印机输出等。

1.1.4总线结构

CPU与主存、CPU与外设之间可以直接进行信息交换，主存和外设直接也可以进行信息交换，无需受到CPU的干预。

1.1.5计算机系统

硬件是计算机系统的物质基础，软件是计算机系统的灵魂，没有软件的硬件“裸机”将不能提供给用户使用，因此硬件和软件是相辅相成、不可分割的整体。硬件是软件运行的基础，软件的正常运行是硬件发挥作用的重要途径。计算机系统 必须要配备完善的软件系统才能正常工作，且应充分发挥其硬件的功能；软件随硬件技术的迅速发展而发展，而软件的不断发展与完善又促进硬件的更新， 两者密切地交织发展，缺一不可 。

1.1.6计算机的主要性能指标

机器字长：参与运算的数的基本位数，由加法器、寄存器的位数决定。
数据通路宽度：数据总线一次所能并行传输的位数
主存容量：主存储器所能存储的全部信息量,是指一台计算机主存所包含的存储单元总数。
存储带宽：指单位时间内与主存交换的二进制信息量， 常用单位B/s（字节/秒）。(影响存储带宽的指标包括数 据位宽和数据传输速率)。
运算速度：吞吐量和响应时间，主频和CPU时钟周期,影响计算机的运算速度有很多技术指标，主要包括：吞吐量、响应时间、 主频、CPU时钟周期、CPI、CPU执行时间、MIPS、MFLOPS等，现分别介绍如下：

练习题

1、通常划分计算机发展时代是以（）为标准的。
A.所用电子器件 B.运算速度 C.计算机结构 D.所有语言

2、冯诺依曼结构的核心思想是（）。
A.二进制运算 B.有存储信息的功能 C.运算速度快 D.存储程序控制

3、中央处理器是指（）。
A. 运算器 B.控制器 C.运算器和控制器 D.运算器和存储器

4、在用于科学计算的计算机中，标志系统性能的主要参数是（）。
A. 主频 B.主存容量 C.MIPS D.MFLOPS

5、计算机硬件能够执行的程序只有机器语言程序。
A.  B.
例题∶某程序在一台时钟频率为2GHz的计算机A上运行需要10秒。现在将设计一台计算机B，希望将运行时间缩短为6秒。计算机的设计者采用的方法是提高时钟频率，但这会影响CPU其余部分的设计，使计算机B运行该程序时需要相当于计算机A的1.2倍的时钟周期数。那么计算机设计者应该将时钟频率提高到多少?
答案：
解：在A上运行该程序需要的时钟周期数：
CPU时间A =CPU时钟周期数A / 时钟频率A
10秒 = CPU时钟周期数A / 2 × 109周期数/秒
CPU时钟周期数A=10秒 × 2 × 109周期数/秒 = 20 × 109周期数

B的CPU时间公式为：
CPU时间B =1.2 × CPU时钟周期数A / 时钟频率B
6秒 = 1.2 × 20 × 109 时钟周期数 / 时钟频率
时钟频率B = 1.2 ×20× 109时钟周期数 / 6秒
= 0.2×20 × 109 时钟周期数 / 秒
= 4 ×109 时钟周期数 / 秒 = 4GHz

第2章

2.1汉明码校验的原理

汉明码的生成步骤：①确定校验位的位数 2^k ≥ n + k +1
②确定校验位的位置
③分组
④生成校验位的值
⑤得出结论
检验原理：将已知的汉明码按照前三步正常进行，到第四步时，用H接收P和D一起异或，然后把H倒序排列，若都为0，即无错。否则，该序列对应的二进制位置出错。

2.2循环冗余校验原理

循环冗余校验码的生成步骤：
①确定校验位的位数 r
②写出信息多项式 M(x)
③将信息多项式左移 r 位，得到 M(x)·x^r
④用 M(x)·x^r 除以生成多项式 G(x)，得到 r 位校验位
⑤M(x)·x^r+R(x) 得到CRC码
检验原理：根据余数判出错位，取反纠错。

第3章

3.1基本的寻址方式

立即寻址：无需寻址 隐含寻址：无需寻址 直接寻址：EA=A 间接寻址：EA=(A) 相对寻址：EA=(PC)+A
基址寻址：EA=(BR)+A 变址寻址：EA=(IX)+A 寄存器寻址：EA=Rj 寄存器间接寻址：EA=(Rj)

第4章

4.1运算器

运算器是计算机进行算数运算和逻辑运算的主要部件，运算器的逻辑结构取决于机器的指令系统、数据表示方法和运算方法。

4.2补码溢出判断与检测方法

一位符号位判断溢出：参加操作的两个数（减法时即为被减数和“求补”后的减数）符号相同，其结果的符号与原操作数的符号不同，即为溢出。
 两位符号位判断溢出：若结果双符号位相同，则未溢出；若双符号位不同，则溢出。最高符号位为真结果符号。

4.3 定点乘法运算和补码一位乘法

第5章

5.1译码方式

存储芯片内的地址译码器有两种方式：一种是线选法，适用于地址线较少的芯片。地址信号只需经过一个方向的译码器就可以选中某一存储单元的所有位，结构较简单。
另一种是重合法，适用于地址线较多的芯片。地址线分为两组，分别经行地址译码器和列地址译码器，通过两者“与”选中存储单元才能进行读/写。

5.2动态RAM的刷新

集中刷新：是在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读/写操作。
分散刷新：是指对每行存储单元的刷新分散到每个存储周期内完成。
异步刷新：是前两种方式的结合，既可缩短“死时间”，又充分利用最大刷新间隔2ms的特点。

5.3高速缓存工作原理

高速缓冲技术就是利用程序的局部性原理，把程序正在使用的部分存放到一个高速的容量较小的Cache中，使CPU的访存操作大多数对Cache进行，从而使程序的执行速度大大的提升。

5.4Cache的结构

5.5Cache-主存的地址映像有哪三种方式

直接映射：将主存空间按Cache的尺寸分区，每区内相同的块号映像到Cache中相同的块位置。优：实现简单；缺：不够灵活
全相连映射：主存中的每一个字块可映射到Cache任何一个字块位置上，当访问一个块中的数据时，块地址要与Cache块表中的所有地址标记进行比较以确认是否命中。
组相连映射：是直接映射和全相连映射的一种折中方案，这种方案将存储空间分为若干组，各组间是直接映射，而组内各块间是全相连映射

第6章

6.1指令周期，机器周期，时钟周期之间的关系

一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期（节拍），每个指令周期内的机器周期数可以不等，每个机器周期内的节拍数也可以不等。

6.2微程序控制的基本概念

微命令和微操作：一一对应，微命令是微操作的控制信号，微操作是微命令的操作过程。
微指令、微地址：微指令是指控制存储器中的一个单元内容，即控制字，是若干个微命令的集合。存放控制字的控制存储器的单元地址称为微地址。
微周期：从控制存储器中读取一条微指令并执行相应的微命令所需的全部时间称为微周期。
微程序：一系列微指令的有序集合就是微程序。

6.3 CPU的功能

MAR是存储器地址寄存器，用来存放欲访问的存储单元的地址，其位数对应存储单元的个数。
MDR是存储器数据寄存器，用来存放从存储体某单元取出or存入的代码，其位数与存储字长相等。
如4K × 8位的存储芯片，有log2（4K）=12条地址线，8条数据线
CU是控制单元，用来分析当前指令所需完成的操作，并发出各种微操作命令序列，用以控制所有被控对象。
IR是指令寄存器，用来存放当前指令，IR的内容来自MDR。
PC是程序计数器，用来存放当前欲执行指令的地址，它与主存的MAR间有一条直接通道且具有自动加1功能，即可自动形成下一条指令的地址。

第7章

7.1总线的分类

总线的分类方式：总线分类的方式有很多，如被分为外部总线和内部 总线、系统总线和非系统总线、片内总线和PCB板级总线、串行总线 和并行总线、高速总线和低速总线、同步总线和异步总线，专用总线 和通用总线等等。

7.2总线的组成

数据总线：用来传输各种功能部件间的数据信息，是双向传输总线，其位数与机器字长、存储字长有关，一般为8/16/32位。
地址总线：主要用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址。
控制总线：用来发送各种控制信号的传输线，通常对任意控制线而言，它的传输是单向的。
电源线和地线