计算机组成原理与体系结构——Cache

Posted 2021-06-19 天界程序员

1. 简介

  Cache存储器，电脑中为高速缓冲存储器，是位于CPU和主存储器DRAM（Dynamic Random Access Memory）之间，规模较小，但速度很高的存储器，通常由SRAM（Static Random Access Memory 静态存储器）组成。它是位于CPU与内存间的一种容量较小但速度很高的存储器。CPU的速度远高于内存，当CPU直接从内存中存取数据时要等待一定时间周期，而Cache则可以保存CPU刚用过或循环使用的一部分数据，如果CPU需要再次使用该部分数据时可从Cache中直接调用，这样就避免了重复存取数据，减少了CPU的等待时间，因而提高了系统的效率。

2. 补充（考点）

  Cache（高速缓存）处于CPU和主存之间，它是为了提高访问的速度而提出来的一种设计方案。
  因为寄存器容量极小，有的时候我们就不会把它当作存储器来看待，比如说在考试的时候问你：以下存储器中速度最快的是哪一个？如果答案选项中有寄存器，就选寄存器，如果没有寄存器，就选Cache。

• 归纳整理：

  1. Cache的功能:提高CPU数据输入输出的速率，突破冯·诺依曼瓶颈，即CPU与存储系统间数据传送带宽限制。
  2. 在计算机的存储系统体系中，Cache是访问速度最快的层次。
  3. 使用Cache改善系统性能的依据是程序的局部性原理。

• 计算“Cache + 主存储器” 的系统平均周期

  如果以h代表Cache的访问命中率，t₁ 表示Cache的周期时间，t₂ 表示主存器周期时间，以读操作为例，使用“Cache + 主存储器” 的系统平均周期为 t₃ ,则：t₃ = h X t₁ + (1-h) X t₂ 其中，**（1-h）**又称失败率（未命中率）。

举例论证：
  Cache的访问命中率 h = 95% ,
  Cache的周期时间 t₁ = 1 纳秒，
  主存储器的周期时间 t₂ = 1000 纳秒，
  “Cache + 主存储器” 的平均周期时间 t₃ = 95% X 1 + (1 - 95%) X 1000 = 50.95 纳秒。