VHDL语法相关
Posted rotk2015
tags:
篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了VHDL语法相关相关的知识，希望对你有一定的参考价值。
一、实体、结构体
-
以下内容对应《VHDL入门.解惑.经典实例.经验总结》第二章。
-
实体（entity）定义输入输出接口，结构体（architecture）描述内部功能。
-
一个实体可以对应很多个结构体，但同一时间只能有一个结构体被使用。
-
实体名必须与文件名相同。
-
实体声明格式如下：
-
端口方向种类如下：
-
结构体语法如下：
二、数据类型、数据对象、运算符
-
VHDL是强类型语言，只有同类型的变量、信号之间才能相互赋值。
-
VHDL数据类型如下：
-
VHDL中，数据对象有3类：信号（signal）、变量（variable）、常量（constant）。
-
信号声明的语法格式：
-
信号赋值语句的格式如下：
-
变量只能在进程和子程序中使用。
-
变量声明的语法格式：
-
变量赋值的语法格式如下，变量的初始化赋值只在仿真中有用，综合时将被忽略。
-
常数的声明格式如下：
-
并置运算符&：
-
逻辑运算符：与AND、或OR、非NOT。
三、语句
- 选择信号赋值语句：
- 条件信号赋值语句：
- 进程语句（process）内部为顺序语句，且只有在某个敏感信号发生变化时，进程才会被执行。
- 进程与进程之间是并行的。
- 进程语句语法格式：
- 在同一进程中对同一信号多次赋值，只有最后一次生效。（进程中的信号赋值在进程挂起时生效，变量赋值即刻生效）
- 时钟上升沿、下降沿格式：
以上是关于VHDL语法相关的主要内容，如果未能解决你的问题，请参考以下文章