组合逻辑电路中为啥TTL与非门电路的输入端悬空时，相当于高电平输入？

Posted 2023-04-13

课本

在实际电路中，与非门和空闲与非门的输入引脚应连接到高电平（即通过电阻连接到电源的正电压）。

进入数字门电路章节。首先，TTL与非门的两个输入端是一个带有两个发射器的三极管，并且悬浮端子a的电平被另一个输入端子B钳制，因为它们具有相同的基极C，电压为B＋0．7，a＝C－0．7＝B；y＝（AB）＇＝（BB）＇＝B＇＝（1b）＇＝B＇；因此，所选择的零端子相当于连接到高电平。

一般来说，我们在制作电路板时用锡来固定无用的脚，而不是把脚连到电路上，也就是说，把脚放在空气中。

扩展资料：

TTL电平信号是计算机控制设备内部数据传输的理想信号。首先，由计算机处理器控制的设备内部的数据传输不需要高电源和低热损耗。另外，TTL电平信号直接与集成电路相连，无需昂贵的线路驱动和接收电路。

此外，在计算机处理器控制的设备内部进行高速数据传输，TTL接口的操作可以满足这一要求。在大多数情况下，TTL通信采用并行数据传输，不适合10英尺以上的距离。

这是由于可靠性和成本。由于并联界面的相位和不对称问题，影响了系统的可靠性。

在数字电路中，TTL电子元件构成了电路中使用的电平。电平为电压范围，规定输出高电平大于2.4V，输出低电平小于0.4V。在室温下，一般输出高电平为3.5V，输出低电平为0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限为0.4V。

参考资料来源：百度百科-TTL电平

参考技术A TTL与非门电路的输入端是三极管的形式，输入端是发射极，在输入端的PN结上，有电阻在内部和电源端VDD连接，所以悬空时，VDD通过电阻和PN接，使得TTL与非门电路的输入端为高电平。 参考技术B 从原理图上看，如TTL与非门的输入端是NPN 三极管的发射极，三极管的基极有电阻接电源VCC,
当三极管的输入端悬空时，三极管的基极到发射极无电流，三极管截止，通过放大反相使得输出为低电平。所以输入端悬空相当于逻辑高电平。实际电路中TTL与非门输入端可以悬空 参考技术C

为什么 TTL 与非门输入端悬空相当于接高电平？

你这问题，就好比：为什么方向盘向左转，汽车就左转弯？

这事，并不奇怪。

输入电路上电后，输入部分工作正常，应该有所表现。

你说吧：怎么表现，用低电平吗？

如果是低电平，那么，这和“没有上电”，有区别吗？

因此，上电后，就应该出现高电平。

－－－－－－－－－－－－－－－－－－－－－－－－－－

如果此时，输入端悬空，这就是“无信号”状态。

在没有输入信号时，还要表现出“输入电路已经上电，在工作正常”，

就应该用高电平，才能正确表示。

－－－－－－－－－－－－－－－－－－－－－－－－－－

如果，在输入端，接的是某种传感器。

传感器，送来了报警信号，这信号，就应该是低电平。

－－－－－－－－－－－－－－－－－－－－－－－－－－

悬空相当于 1，这肯定是正确的逻辑关系。

TTL 门电路内部，必须按照这种关系来设计。

－－－－－－－－－－－－－－－－－－－－－－－－－－

有些人，是从现成的内部电路分析，才得出 1！

从结果，推导出原因，你们的思路，显然是错误的。

这些人，根本就不懂电路设计。

TTL OC门（集电极开路门）的输出端可以直接相连，实现线与

◆OC门是集电极开路门，可以输出高阻（三态）和低电平两种状态。但必须在OC门的输出端加接上拉电阻，才能保证高阻状态被检测出来。
◆OC门最大的好处就是多个OC门输出可以连接在一起实现“线与”，就是当所有OC门的输出均为高阻态时，系统才能检测到“高”（由上拉电阻提供）（只要有任意一个OC门输出低，系统即检测到“低”）。
◆普通TTL输出是做不到这点的，一般的TTL输出是推挽级的，可以输出高电平和低电平两种状态。多个TTL输出连接在一起会造成总线电平冲突。 参考技术A

是的。

OC 门（以及 OD 门），只能输出一种电平：0。

　　　此外，还可以在内部断开，什么也不输出。即为：高阻态。

　　　因为它具有高阻的状态，就可将多个输出端并联使用，外接一个共用的上拉电阻。

　　　当有一个输出端输出 0 的时候，总的输出，就是 0。

　　　当全部输出端，都是高阻态，总的输出，就是 1。

　　　这就实现了“线与”逻辑功能。

参考技术B OC门OD门都可以，三态门TS门不可以直接线与