Xilinx Virtex-7 FPGA 中的 Block RAM是DRAM还是SRAM啊？

Posted 2023-05-11

tags:

篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了Xilinx Virtex-7 FPGA 中的 Block RAM是DRAM还是SRAM啊？相关的知识，希望对你有一定的参考价值。

有SRAM的也有DRAM
XILINX FPGA 很多系列是基于SRAM技术,因此是易失性的。如果关掉器件的电源,其配置就会丢失。
Xilinx展示了一种新型的DRAM内存技术标准“RLDRAM 3”，其中的RL代表着Reduced Latency(降低延迟)，主要面向高端网络应用，诸如封包缓冲、侦测、链表、查询表等等。目前展示的原型基于Virtex-7、Kentex-7 FPGA，数据率最高 1600MHz，存储密度和传输带宽都很高，而且有着类似SRAM的快速随机访问。相比于上一代的Virtex-6 FPGA RLDRAM 2，数据率和带宽提高了60％之多。参考技术A 用的时候都是按SRAM用的，不用控制刷新，你仿真一下就可以了。block ram资源相对较少，省着点用。参考技术B FPGA内部的BLOCK RAM都是SRAM的。

Xilinx FPGA开发工具总结

蓝字

在xilinx下每种操作其实都对应着一种工具，逻辑综合，网表与constraint fie的合并，布局布线等等。下面就对各个工具做一个总结。

1、XST

XST (Xilinx Synthesis Technology)是xilinx退出的逻辑语言综合工具，它所做的就是把HDL语言表述的逻辑综合成特定的网表文件(netlist file)，即NGC文件。NGC包含着电路的逻辑设计。

2、ngdbuild

ngdbuild ，在xilinx的ise集成开发环境下有一步叫Translate其实就是对应着ngdbuild操作，ngdbuild读取xst产生的NGC网表文件，结合ucf(user constraint file)，生成一个NGD文件(Native Generic Database)，这个文件对设计的逻辑描述，包含各种逻辑单元，比如，与门，非门，LUT，flip-flop以及RAM。在ngdbuild操作完成之后，会产生一个.bld的报告，用来记录ngdbuild操作的各种信息。

3、map

map，在xilinx的ise集成开发环境下同样也有一部叫map就对应着map操作，map读取ngdbuild产生的NGD网表文件，然后把NGD网表文件中包含的逻辑原件（与非门以及RAM等）映射成FPGA中的元件，map的输出一个是.ncd文件，一个是.pcf文件。在map操作完成之后，会产生一个.mrp的报告，用来记录map过程中的各种信息。

4、par

par， par所做的操作就是布局布线，par的输入是map操作的输出文件.ncd文件和.pcf文件，par的输出也是一个.ncd文件，这两个.ncd文件，名称是不同的，在map操作完成之后，也会产生一个.par的报告，用来记录par过程中的各种信息，同时par还会产生PAD、CSV、TXT file用来记录管脚的分配信息。

5、bitgen

bitgen ，bitgen就是产生配置流的操作，bitgen的输入就是par操作的输出文件.ncd文件，bit的输出如果没有指明，默认就是routed.bit文件，同样在bitgen操作完成之后，会产生一个.bgn文件用来记录bitgen过程中的各种信息。