xilinx的Spartan 6系列的PLL的DRP功能的IP核找不到
Posted
tags:
篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了xilinx的Spartan 6系列的PLL的DRP功能的IP核找不到相关的知识，希望对你有一定的参考价值。
xilinx的Spartan 6系列的PLL有DRP功能，但是用ISE12.4调用PLL_ADV时的IP核没找到 ，只有PLL_BASE，DCM_SP，DCM_CLKGEN三个选项
参考技术A 看看IP是不是更新了，IP也是有版本的xilinx zcu106 vcu demo
board：zcu106
tool： vivado 2019.2 vitis 2019.2 petalinux 2019.2
doc：PG252 UG1209
ref：http://www.zynqnotes.com/a-simple-vcu-design
ref：https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/176783395/Zynq+UltraScale+MPSoC+VCU+TRD+2019.2
想demo一个简单的例子，编解码SD卡上的数据，在PC上验证是否成功
逻辑设计：
vivado 2019.2
新建工程（采用zcu106模板）
添加PS：ZYNQ UltraScale+ MPSoC （）
以上是关于xilinx的Spartan 6系列的PLL的DRP功能的IP核找不到的主要内容，如果未能解决你的问题，请参考以下文章
Wishbone总线从接口转Xilinx MIG (Spartan 6)