verilog 逻辑运算符

Posted 2023-04-05

我们都知道常用的逻辑运算符是&&（与）、||（或）、！（非）。他们的运算规则也很明白。但是在Verilog中有x和z这两种状态，小弟最近刚接触verilog，不知如a&&b（a、b的状态都为x）得到的值为多少？还是说根本不会有这样的情况？谢谢各位

参考技术A

你看一下这个。

参考技术B 维持原来的值本回答被提问者采纳 参考技术C 不确定，没碰到过。

Verilog HDL数据流建模与运算符

⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。

以上是关于verilog 逻辑运算符的主要内容，如果未能解决你的问题，请参考以下文章

Verilog HDL数据流建模与运算符

Verilog 运算符简介

[从零开始学习FPGA编程-23]：进阶篇 - 基本组合电路-门电路级组合逻辑运算（Verilog语言）

最基本的verilog变量都有哪些类型

ZYNQ从入门到秃头04 Verilog HDL语法

Verilog学习笔记（02）