怎么用verilog编写PWM，形成下面的波形，实际上就是三角波....

Posted 2023-03-26

参考技术A 用一个计数器，一个控制按键，在原理上就是按钮按一次，计数器的计数范围变化。
module PWM (
button,
pwm,
clk );
input button ;
output reg pwm ;
input clk ;
reg button_r ;
reg [7:0]delay;//按键消除抖动用延时
reg [7:0]count; //计数器
reg [7:0]temp; //脉宽设置
always@(posedge clk )
if(!button )
button_r<=1'b0;
else
if(delay==8'h00)
button_r<=1'b1;
else
delay<=delay+1'b1;

always@(posedge clk,negedge button_r)
if(!button_r)
temp<=temp+8'h10;
else
if(count==temp)
begin
count<=8'h0;
pwm<=~pwm;
end
else
count<=count+1'b1;

endmodule

差不多就这样，原理不变本回答被提问者采纳 参考技术B 用计数器计数，控制波形输出。电平越长，计数值越大，电平越短，计数值越小。