满绩守门员微机原理你需要了解的细枝末节（进阶版）

Posted 2022-11-29 mini梁翊洲MAX

建议收藏哦

有相关的问题可以在评论区询问或私信（限粉丝）询问

“本站所有文章均为原创，欢迎转载，请注明文章出处：https://blog.csdn.net/kasami_/article/details/118371063。百度和各类采集站皆不可信，搜索请谨慎鉴别。技术类文章一般都有时效性，本人习惯不定期对自己的博文进行修正和更新，因此请访问出处以查看本文的最新版本。”

符号位扩展：计算加减时，若位数无法对齐，可在高位补符号位，先求补，再扩展。

LODSB DS:SI装入AL 根据DF标志增减SI
STOWB AL装入ES:DI 根据DF标志增减DI
MOVSB DS:SI装入ES:DI 根据DF标志增减SI和DI
CMPSB DS:SI减ES:DI（影响标志位）根据DF标志增减SI和DI
SCASB AL减ES:DI

OFFSET 取偏移地址值
SEG 取段地址
LEA 取地址

补码范围（负数多一位）

伪指令数据定义先放低位字节再放高位字节

8086/8088的指令系统中，可用于间接寻址的寄存器有 BX/BP（基址） SI/DI（变址）

MOV指令相当于读操作

段内转移指令或段内调用子程序指令对CS不变，IP变

时钟周期也称为振荡周期，定义为时钟脉冲的倒数
机器周期，完成一个基本操作所需要的时间，例如取指令，读存储器等
指令周期，执行一条指令所需要的时间，一般由若干个机器周期组成
总线周期，CPU通过总线对外部进行一次访问的时间

在8086/8088CPU中断系统中，中断向量表的长度为1K字节

74LS244和74LS374可作为输入接口（具备数据控制的能力，大多为三态门）
74LS273和74LS374可作为输出接口（具备数据锁存能力）
8259A是可编程中断控制器

BIU和EU合称为8086/8088两大独立工作单元。其中BIU负责从内存指定区域取出指令传送到指令队列中排队；执行指令时需要的操作数也由BIU从相应的内存区域取出，传送给执行部件EU。

中断服务子程序只能是远过程

8253中每个计数器的时钟信号输入端可允许输入的最高时钟频率可达2MHZ

计算机中二进制的乘法运算可以转换为左移位和加法的运算。

采用Cache技术的主要目的是减少高速CPU和慢速内存之间的速度差异

存储容量：单元数（字节数）*每单元的位数（字长）
位扩展：每单元字长的扩展 字扩展：字长扩展

NEG指令，将操作数取反、+1

8088和8086的区别：
（1）数据线引脚的位数不同。8086为16个，8088为8个
（2）指令队列容量的差别。8086的指令队列可容纳6个字节，8088只能容纳4个
（3）引脚特性的差别：AD15~AD0的定义不同。

在8088CPU中，用于寄存器间接寻址输入输出指令的寄存器是DX

采用查询方式来实现输入输出是因为它实现起来比较容易

接口地址可作为内存地址使用

8255工作在方式0时，A、B、C三个口输入均无锁存能力

在8086CPU响应中断时，CPU内部硬件只保护F、CS和IP

若各中断源的优先级是一样的，则可用自动循环优先级来实现

电源故障中断属于不可屏蔽中断

主机、外设不能并行工作的方式是程序查询方式

在DMA方式下，CPU与总线的关系是成高阻状态

采用DMA方式，在存储器与I/O设备之间进行数据传输，对于微机来说，数据的传送要经过系统总线

CPU与I/O设备之间交换的信息主要有数据信息、状态信息和控制信息

I/O端口寻址的译码电路可以用门电路或专门的译码器

单片8259A能够管理8级可屏蔽中断，若用3片级联能管理22级可屏蔽中断

CPU响应可屏蔽中断的条件是IF=1且INTR=1

在微机中，CPU访问各类存储器的频率由高到低的次序为高速缓存、内存、磁盘、磁带。

常用的虚拟存储器寻址系统由主存——辅存两级存储器组成

EPROM是可改写的，但它不能作为读/写存储器

在一个具有24条地址线的微机系统中，装有16KB的ROM，480KB的RAM和100MB的硬盘，说明其内存容量为496KB

计算机的存储器采用分级存储体系的主要目的是解决存储容量、价格和存取速度之间的矛盾

下列因素中，与Cache的命中率无关的是主存的存取时间

动态DRAM的刷新是以行为单位进行的

SRAM类型的存储器速度最快

在虚拟存储器中，当程序正在执行时，由操作系统完成地址映射

CPU存取速度比较：寄存器>cache>内存

EPROM是指可擦除可编程的只读存储器

存储器可分为主存和辅存，程序必须存于主存内，CPU才能执行其中的指令

存储器的主要功能是存放程序和数据

对存储器的要求是容量大，速度快，成本低。为了解决这三方面的矛盾，计算机采用多级存储体系结构

JMP SI的目标地址偏移量是SI的内容

循环控制指令与循环体入口指令的距离只能在-128~127范围内

跳转指令 J=JUMP N=NOT E=EQUAL G=GREATER L=LESS A=ABOVE B=BELOW

执行INC指令，不影响的标志位是CF

在串操作指令前使用重复前缀指令REPE CMPSB,终止串的重复操作条件是CX=0或ZF=0

DRAM存储单元的结构比SRAM简单；SRAM比DRAM成本高；SRAM比DRAM速度快；DRAM要刷新；SRAM不要刷新

8088可工作于两种模式下：
最小模式为单处理器模式，控制信号较少，一般可不必接总线控制器
最大模式为多处理器模式，控制信号较多，需通过总线控制器与总线相连

变量有段属性、偏移量属性、类型属性（字节、字、双字、四字、十字）
标号也有段属性、偏移量属性、类型属性（NEAR、FAR）
区别：标号的类型与变量的类型不同；定义的段不同，标号在代码段，变量在数据段；标号后面跟冒号，变量后面不跟冒号

MOV AX,[BX] 先取低字节，再取高字节

RESET信号到来后，8088CPU的启动地址为FFFF0H

寄存器间接寻址方式中，操作数在内存单元中

中断向量表地址范围是00000H~003FFH

静态MOS存储器是靠双稳态触发器存储信息，动态MOS存储器是靠电容存储信息

当总线负载超过其负载能力时，需加接总线驱动器，以增加总线的负载能力。

异步串行通信数据格式由起始位（低电平）、数据位、奇偶校验位和停止位四部分组成。

受CLI和STI指令控制的中断是可屏蔽中断INTR

计算机远距离通讯时，通过MODEM进行数字信号与模拟信号间的转换

8255A位操作，D7=0;D3、D2、D1组合用来选中端口C某一位，D0用于置数或复位

计算机CPU与输入输出设备之间交换的信息包括数据信息、控制信息、状态信息

在8086CPU中，标志寄存器中状态标志位是9位。其中运算结果标志6位，状态控制标志3位。

对于种类不同的计算机，其指令系统是不相同的。

8088/8086CPU的I/O系统采用独立编址方式，它的优点是不占用内存，节约内存空间，输入输出地址线根减少，I/O译码电路简单。缺点是需要专门的I/O指令，专用控制线。

对于BUFFER DW 200 DUP(0)
TYPE=2 LENGTH=200 SIZE=400

CS不可以直接赋值，DS、ES、SS都可以用MOV赋值，但不能用立即数

LOOP对于CX先减后判断0，REP先判断0再减

片内寻址地址线依据芯片容量决定