IIC信号上升下降沿问题

Posted bobuddy

tags:

篇首语:本文由小常识网(cha138.com)小编为大家整理,主要介绍了IIC信号上升下降沿问题相关的知识,希望对你有一定的参考价值。

IIC信号上升沿很缓,但是下降沿很陡并且有下冲
 一般在测试IIC信号的时候,仔细观察其实会发现IIC信号上升沿都会比较缓,一般都不会有过冲的现象,就像接了容性负载;而下降沿就比上升沿陡很多,严重的甚至有过冲,就好像接了感性负载;以下是个人理解:

1.  一般IIC链路上会有一个1~10k的上拉电阻(Rp)和一个0~100ohm的串阻(Rs)
2. IIC为OD/OC门结构,截止状态对外等效阻抗大,导通状态阻抗小;
3. 由低电平变为高电平时,IIC接口处于截止状态,加上寄生电容影响,RC较大,并且上拉电阻限制了充电电流,所以上升沿比较缓;
4. 由高电平变为低电平时,IIC接口导通,导通阻抗非常小,RC较小,下降沿变化比较快
5. 至于下降沿有时候出现下冲(振铃),信号边沿变化快,并且与反射信号叠加,就容易形成下冲,反复反射和叠加就会形成振铃;
6. 验证:减小上拉电阻和增大串阻确实能够改善上升沿的斜率以及下降沿的下冲(不过串阻都加到100ohm了还是有点下冲,只是比之前有改善而已,并没有完全消除,感觉这个100ohm已经不是做为匹配电阻,更多是作为阻尼电阻了)。
 

以上是关于IIC信号上升下降沿问题的主要内容,如果未能解决你的问题,请参考以下文章

信号反射的几个重要体现(过冲下冲振铃)及电路设计

IIC协议

IIC协议介绍

Verilog hdl 如何检测时钟的上升沿和下降沿?

Verilog实现上升下降沿检测 FPGA

Verilog实现上升下降沿检测 FPGA