Quartus II 11.1中使用Signaltap ii分析采集正弦波幅值数据后如何呈现完整正弦波形？

Posted 2023-04-09

我实时采集的时候在Sigaltap总是看不到完整波形，即采不到一个完整周期正弦波，但是采样深度已经设到最高了。求高手指点！

采用时钟分频出来的信号当触发，你的波形周期频率太低，你现在的采样时钟过快，在采样深度内没有收到完整波形，可以根据你现在已经接收到波形来判断需要多少分频，分频要合理，祝顺利。 参考技术A 正弦波频率太低了吧

quartus ii 19.4和modelsim的仿真

由于quartus 19.4不支持直接在工程中启动modelsim一起联合仿真，所以需要自己写tb文件。

对于一个新安装的quartus 19.4。

首先需要做的第一步：

点击“Launch Simlulation Library Compiler”生成altera的库文件。

进入下图所示：

1、选择modelsim图标的文件地址；

2、选择要进行仿真的芯片；

3、选择仿真的语言verilog

4、选择生成库文件的地址。

点击“Start Compilation”按钮，生成库文件。

之后在modelsim的安装包中找到modelsim.ini文件并加入一下字段内容：

altera_ver = G:/modeltech_10.1b/verilog_libs/altera_ver

lpm_ver = G:/modeltech_10.1b/verilog_libs/lpm_ver

sgate_ver = G:/modeltech_10.1b/verilog_libs/sgate_ver

altera_mf_ver = G:/modeltech_10.1b/verilog_libs/altera_mf_ver

altera_lnsim_ver = G:/modeltech_10.1b/verilog_libs/altera_lnsim_ver

twentynm_ver = G:/modeltech_10.1b/verilog_libs/twentynm_ver

twentynm_hssi_ver = G:/modeltech_10.1b/verilog_libs/twentynm_hssi_ver

twentynm_hip_ver = G:/modeltech_10.1b/verilog_libs/twentynm_hip_ver

然后环境就配置完成了，就是再do或者tcl等脚本文件中加入库的编译。

if {[file exists work]} {
file delete -force work

}

vlib work

vmap work work

vmap altera_lnsim_ver G:/modeltech_10.1b/verilog_libs/altera_lnsim_ver

vmap altera_mf_ver G:/modeltech_10.1b/verilog_libs/altera_mf_ver

vmap altera_ver G:/modeltech_10.1b/verilog_libs/altera_ver

vmap lpm_ver G:/modeltech_10.1b/verilog_libs/lpm_ver

vmap sgate_ver G:/modeltech_10.1b/verilog_libs/sgate_ver

vmap twentynm_hip_ver G:/modeltech_10.1b/verilog_libs/twentynm_hip_ver

vmap twentynm_hssi_ver G:/modeltech_10.1b/verilog_libs/twentynm_hssi_ver

vmap twentynm_ver G:/modeltech_10.1b/verilog_libs/twentynm_ver

vlog -incr -work work -f run.f

-vlog01compat

vsim -gui -novopt -L altera_lnsim_ver

-L altera_mf_ver

-L altera_ver

-L lpm_ver

-L sgate_ver

-L twentynm_hip_ver

-L twentynm_hssi_ver

-L twentynm_ver

work.fifo_ip_tb

do wave.do

run 10ms

上面是我自己的一个例子。可以根据自己的例程进行修改。

ps：注意有些地方有空格等内容时会报错的。