与基于51系列与基于ARM处理器的控制系统开发有何异同。

Posted 2023-03-22

tags:

篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了与基于51系列与基于ARM处理器的控制系统开发有何异同。相关的知识，希望对你有一定的参考价值。

(一)在ARM处理器中，子程序调用、异常中断和软件中断有何异同。（从应用场合、寄存器保护、地址的保护与返回和工作模式等方面比较）
ARM中子程序调用是用跳转指令B、BL或BX，跳转到程序计数器PC的指向处，产生程序分支。正常的子程序调用属于用户模式。ARM 处理器中PC是对程序员开放的，所以可以把分支和子程序调用看成同一种操作，因此没有专门的子程序调用指令。当使用BL指令跳转时，处理器自动把下一条指令的地址值拷贝到链接寄存器LR中。在执行跳转指令时，处理器并不保存状态寄存器CPSR。
处理器相应异常中断时，正常的程序流被暂时中止，处理器就进入异常，ARM中所有的异常都会引起中断。异常中断时处理器硬件自动把当前CPSR的状态存储到当前异常模式的特定SPSR中，以免中断处理程序在使用CPSR时改变原来的状态，从而对中断返回造成影响。进入异常中断处理程序时，应该保留中断时的程序地址，以便中断结束时，返回到中断的正常位置，执行下一条指令。异常中断有很多类型，因而不同的异常中断有不同的模式，中断返回时的指令也不同。中断返回时，程序需要一条指令把SPSR中的内容恢复到CPSR中，如MOV PC, LR,执行此指令时，处理器会自动把SPSR中保存的程序状态拷贝到CPSR中。异常中断时，处理器自动把中断处地址保存到相应模式下的LR (R14)中，大多数保存在LR中的地址是：
LR保存的值二PC的值一8，但也有特殊情况。
软件异常中断时一个很灵活的软件功能，和子程序调用不同，软件异常中断吧程序导入管理模式，软件中断是异常中断的一种类型。软件中断是由指令SWI引起的。程序在执行这一指令后，进入异常中断，处理器响应中断，硬件执行过程如下：把下一条指令的地址拷贝给LR;把程序状态寄存器CPSR拷贝给SPSR_svc;强制进入管理模式;强制进入到ARM状态；跳转到绝对地址Pc=0x00000008;禁止IRQ中断。软件中断处理程序完成后，使用下列指令返回到原中断处。
(二)与基于51系列单片机的控制系统开发相比，基于ARM处理器的控制系统开发有何异同。（从指令系统、工作模式、寄存器分布和外围器件等方面比较）
（1）指令系统：
①51系列单片机采用8位数据结构，指令--8位，数据--8位，51系列单片机中指令的取指、数据的读写只使用一个地址值；
②ARM处理器采用32位数据结构，指令--32位ARM指令(ARM模式），16位Thumb指令（Thumb模式）数据--32位、16位、8位，ARM处理器中，指令的取值使用四个地址单元（ARM 模式）指令的取值使用两个地址单元（Thumb模式），数据的读写读写使用4、2、1个地址单元。
（2）工作模式
①51系列单片机只有一种模式，所有资源所有情况下都可利用；
②ARM处理器具有多种模式（用户模式、快速中断模式、标准中断模式、管理模式、中止模式、未定义模式、系统模式），只有特权模式可以可以访问和修改某些资源，用户模式不能够访问被保护起来的资源（如不能访问某些程序存储区，不能改写某些存储区），因此用户程序不会对系统造成干扰。
（3）寄存器分布
ARM状态时，ARM处理器中一般可使用的通用寄存器是R0-R12，而51系列中共有4组R0-R12; ARM中所有寄存器都有累加器功能和间接寻址功能，通用寄存器比51系列强大一些。在51系列中，所有的重要功能指令都要用到累加器A，因此要不停地保护累加器A中数据，在ARM中不会出现这种清况。两者的程序计数器的使用极其意义是相同的，程序状态器含义是想近的，51系列中，程序状态一般是由累加器A决定的，因为A参与并保存操作结果；ARM处理器中，则是由参与操作的目标寄存器决定的。51系列中，堆栈指针是SP;而在ARM处理器中，堆栈指针是R13。
Thumb状态下的寄存器是ARM状态下寄存器的一个子集，Thumb状态所能访问的寄存器少一些，Thumb状态下的寄存器的定义及其使用和ARM状态时相同的。
（4）外围器件
ARM不是单片机，而只是一个单片机的内核，ARM仅仅是单片机中的中央处理器，它有自己的指令代码集，可以通过执行代码控制外部设备，给ARM处理器设计出各种外部设备，用总线连接到一起，就组成了不同结构和性能的单片机。参考技术A 51系列的用的再好，一般遇到了用arm尤其是arm9的开发人员的时候，51的开发人员一般都不会提出“控制系统”这个词语。因为51系列的单片机基本都是裸机程序（当然也有人用ucos-ii，在51上跑操作系统的）。而arm9基本必须和linux或者wince结合，才好意思说用的是arm做系统。毕竟把arm9 当单片机跑，如果是在实际工作中，是难以启齿的。追问

2、结合工程应用，回答下列问题：
1）在ARM处理器中，子程序调用、异常中断和软件中断有何异同。（从应用场合、寄存器保护、地址的保护与返回和工作模式等方面比较）
2）与基于51系列单片机的控制系统开发相比，基于ARM处理器的控制系统开发有何异同。（从指令系统、工作模式、寄存器分布和外围器件等方面比较）
大侠这两个问题该怎么回答呢？？谢谢……

追答

你这个问题，百度一下各种解释。你买本嵌入式系统基础的书开头几章，全是讲这个的~我就不浪费时间了

基于OMAP-L138 DSP+ARM处理器与FPGA实现SDR软件无线电系统

信迈公司的某客户需要针对多个应用开发一个扩频无线电收发器。该客户已经开发出一套算法，准备用于对信号进行调制和解调，但他们却缺少构建完整系统的资源和专业知识。客户希望利用软件定义无线电(SDR)系统的灵活性优势。本文将探讨如何基于德州仪器的OMAP-L138 DSP+ARM处理器与FPGA来实现该系统。

平台

信迈选择其XM138F-IDK-V3嵌入式系统模块作为SDR的基础，因为该模块不仅具有很强的处理能力，而且可以为客户节省大量的预先设计成本。XM138F-IDK-V3模块具有一个TI的OMAP-L138DSP+ARM处理器，该处理器集成了一个456MHz ARM9处理内核和一个456MHz TMS320C674x DSP内核。此外，该模块还包含了FPGA、NAND和NOR闪存以及DDR2存储器。

出于原型考虑，该设计使用了TI针对无线电的高速ADC与DAC评估套件。此外，它还需要能够在60MHz采样频率转换的数据转换器。

针对A/D转换器，该设计选用了TI的ADS5562。该转换器具有16位精度，可以以80MSPs采样速率进行转换。因为扩频无线电需要将信号从背景噪声中抽离，所以高动态范围对于这种无线电来说非常重要。

对于DAC，该平台选用了TI的THS5671。这是一款14位125Msps差分电流输出DAC。负责本项目的客户为该系统提供的前端设计如图所示。

图：客户提供的前端设计。

数据传送问题

许多基于DSP的应用要求具有高速数据传输功能，以使系统能够采集和处理数据，或者将数据传送到外设。通常，数字信号处理器都包含了异步地址/数据总线，以使处理器能够读写外设。这些接口可以满足低速传送数据的要求，但是在高速情况下却会成为瓶颈。

OMAP-L138 DSP+ARM处理器具有一个称为外部存储器接口A(EMIFA)的地址/数据总线。EMIFA允许对外部存储器或设备进行异步寻址，并含有若干控制引脚，以满足不同等待状态和传输宽度等等要求。因为该接口具有很强的通用性，所以每次事务处理都可以利用多个时钟周期来完成。例如，最小的读取周期需要每16位3个周期。在100MHz下运行EMIFA，假设总线上没有其他数据，可得到的数据传输速率最大为66MB/s。在总线上进行交错读写会显著地降低传输速率，因为这必须增加额外的转换周期。

OMAP-L138处理器还包括了一个更为专用的接口，即通用并行端口(uPP)。该接口专门用来将大量数据连续送入处理器内存或从其中读出。uPP的传输速率为每时钟周期1个数据字(8位或16位)；或者针对双数据速率为每时钟周期2个数据字，但是时钟速率必须减半。uPP时钟速率可以高达处理器时钟速率的一半。对于在300MHz下运行的OMAP-L138处理器，uPP时钟可以达到75MHz。这使吞吐量可以达到150MB/s。

OMAP-L138处理器实际包括2个uPP接口，每个都可以单独配置。这允许我们为应用建立一个传输端口和一个接收端口，从而消除单一总线上的资源争用问题。

从硬件角度看，uPP接口是一种非常简单的同步数据接口。它包含一个时钟引脚、数据引脚和若干控制引脚，用于指明有效数据和起始/等待条件。事实上，该接口可以与一些并行ADC和DAC实现无缝连接。

架构

因为我们的SDR需要与DSP之间进行高速数据传送，所以我们选择使用uPP端口来实现FPGA接口。我们使用一个端口作为接口的发送端，使用另一端口作为接收端。事实上，该处理系统可以同时进行发送和接收，尽管这并非系统要求。这个功能的优势在于，它允许我们在发送器和接收器之间建立循环，以进行大量的测试和调试工作。

对于一个10MHz载波来说，这种调制所需的处理特性，使系统过多地将全部处理任务在OMAP-L138处理器的DSP中完成。在速度较慢的应用中，DSP可以单独满足数据速率的要求，但由于客户要求以更高的速率发送数据，所以我们需要使用FPGA来执行部分处理任务。

FPGA尤其擅长以非常高的频率执行重复任务，因此，我们选择在FPGA中执行初始解调和基带处理。这样，我们就可以大量减少DSP中的数据并降低DSP的数据速率。在发送侧，DSP可以预先计算最终的射频信号，以便将有效负载数据的编码时间降至最短。因此，FPGA仅仅将发送波形数据从uPP端口发送到DAC。事实上，不使用FPGA也可以完成这项工作，但是我们在设计系统时仍将FPGA加入，以便在需要时使用。

FPGA的双端口RAM中包含一个正弦或余弦查找表，用于合成接收机的本机振荡器信号。FPGA中的乘法器/累加器用于根据要求解调信号。

发送处理链

当ARM微处理器上的软件向DSP发出传输消息包时，发送过程将会启动。DSP对数据进行编码，使其成为扩频调制序列，并将其编入一个预先计算的已调制正弦波查找表。然后，DSP使用uPP的内置DMA引擎建立一个DMA传输，用以将数据从DSP存储器传送到DAC。FPGA则起到中间调解作用，负责向DAC和uPP提供可编程时钟，用于设置发送采样率。

接收处理链

接收流程连续运行。ADC样本被同步送入FPGA——通过将输入样本与正交正弦和余弦波形相乘并积分，对数据进行基带处理，从而以较低的数据速率向DSP提供同相和正交样本。这些样本被uPP DMA引擎以DMA方式送入DSP存储器，再由DSP处理剩余的扩频解调处理步骤。一旦信号被解调，得到的数据包将使用TI的DSPLink处理器之间通信库传送回ARM处理器。ARM软件接收解码数据，并通过命令接口将数据呈现给用户。

使用FPGA执行接收器初始基带处理能够释放足够的DSP处理能力，从而轻松完成剩余的解调和解码工作。如果系统中的输入信号采样率显着低于60MHz，则DSP可不借助FPGA的力量，独自执行基带处理任务。

该系统的初始工作使用了一个低频段(几十或几百kHz)的载频。在初始实施过程中，FPGA仅负责将数据发送至DSP，由DSP执行所有的解调功能。这种方式很奏效，但是无法达到更高采样率应用的要求。通过在FPGA中实施基带处理，我们可以在全采样率下进行数字基带处理和滤波，从而改善系统的噪声性能：这在欠采样下是无法做到的。

本文小结

该项目实现的原型系统已经为多个应用实施过概念验证。与理想扩频无线电的理论性能相比，该系统的性能非常优异。TI OMAP-L138 DSP+ARM处理器与FPGA的结合，实现了具有出色性能的高性价比解决方案。将DSP的部分处理负载分配给FPGA，使系统可以使用低成本、低功耗的处理器来构建，而不是由GHz级的DSP处理所有工作。uPP接口支持简单的FPGA接口功能，并且与其他可用的DSP接口相比，具有明显的性能优势。使用uPP中的DMA进行数据传送，可以进一步释放DSP资源，将DSP周期用于更加重要的工作。

在OMAPL138平台中加入ARM处理器后，便可使用嵌入式Linux提供通信基础设施，来管理系统中的用户界面和所有的内务处理功能。此外，使用SD卡、USB驱动器或者以太网连接，可以对系统软件(ARM、DSP和FPGA)进行现场升级。因此，SDR系统的灵活性可以充分满足处理算法的发展要求。

1 评估板简介
基于TI OMAP-L138（定点/浮点 DSP C674x+ARM9）+ Xilinx Spartan-6 FPGA处理器；
OMAP-L138 FPGA 通过uPP、EMIFA、I2C总线连接，通信速度可高达 228MByte/s；OMAP-L138主频456MHz，高达3648MIPS和2746MFLOPS的运算能力；
FPGA 兼容 Xilinx Spartan-6 XC6SLX9/16/25/45，平台升级能力强；
开发板引出丰富的外设，包含千兆网口、SATA、EMIFA、uPP、USB 2.0 等高速数据传输接口，同时也引出 GPIO、I2C、RS232、PWM、McBSP 等常见接口；
通过高低温测试认证，适合各种恶劣的工作环境；
DSP+ARM+FPGA三核核心板，尺寸为 66mm*38.6mm，采用工业级B2B连接器，保证信号完整性； Ø
支持裸机、SYS/BIOS 操作系统、Linux 操作系统。

图1 开发板正面和侧视图