FPGA工程师面试试题集锦121~130
Posted fpga和matlab
tags:
篇首语：本文由小常识网(cha138.com)小编为大家整理，主要介绍了FPGA工程师面试试题集锦121~130相关的知识，希望对你有一定的参考价值。
121.目前采用SRAM技术的LUT-based的FPGA仍然占绝对主流地位, 但是这种FPGA有其天生的缺陷, 请问下一代FPGA的构架发展趋势怎样？Altera在这方面有没有什么新的尝试？
答：下一代FPGA主要朝着SOPC的方向发展：
Altera的下一代产品Stratix, 基本单元LE仍然基于LUT结构, 但有些大的改变,
① 去掉了传统的级联链（Cascade Chain）；
② 进位链（Carry Chain）由以前的单一1条变为LAB Carry-in、Carry-in1、Carry-in0三条；
③ LE的扇出也由2个变为了4个；
④ 触发器的控制信号也更多.
其它方面：
① RAM：一改以前单一2K BITs 或4K BITs的 Memory为小RAM：512BITs; 中RAM：4KBITs；大RAM：512 KBITs；
② 第一次在FPGA中嵌入DSP；
③ 时钟链路也由全局时钟变为全局时钟和区域全局时钟；
④ . . . . . .
所有的这些变化都是通过大量的用户反馈信息作出的慎重改进, 使的Stratix器件更加适合用户的设计需求
122."Always use fully synchronous design. You never need to reply on gate delay if your design is fully synchronous. " 如果设计是完全同步的, 意思是就可以不用依靠门延时. 但在设计时, 在对和数据一同进来的控制信号进行处理后所产生的输出控制信号会滞后数据数个时钟周期, 这时就不得不对数据进行门延时, 已达到同步. 现在看来, 这是
以上是关于FPGA工程师面试试题集锦121~130的主要内容，如果未能解决你的问题，请参考以下文章