请问在FPGA Verilog设计中，使用关键字parameter定义常数有什么好处？

Posted 2023-04-05

什么情况下会选择使用parameter？既然使用parameter定义的参数还可以通过defparam重新定义，那么它和reg类型就没有差别了啊？

参考技术A parameter主要用于修改 定义数据位宽的场景，比如
parameter BIT_WIDTH=8; 那么在例化该代码模块时，可以用 defparam 修改BIT_WIDTH=16 或是 BIT_WIDTH=4 去修改数据位宽、
抽象起来就是做一件衣服，通过paramter使得衣服可以变成L XL XXL
reg是模块内部使用的寄存器,声明可以是
reg [BIT_WIDTH-1:0] a_reg;
这里reg 使用paramter定义的BIT_WIDTH实现了数据变位宽的功能
如果还是以衣服为抽象，reg只是衣服上的纽扣本回答被提问者和网友采纳

FPGA教程案例8基于verilog的分频器设计与实现

FPGA教程目录

MATLAB教程目录

---------------------------------------------------------------------------------------

1.软件版本

vivado2019.2

2.本算法理论知识和Verilog程序

      在实际FPGA开发过程中，系统的时钟clk往往较大，而实际所需要的时钟频率较低，那么需要将系统时钟的频率进行分频，得到频率较低的时钟信号。在本课程中，将通过计数器来实现时钟分频。计数器的实现过程可复习上一课程。

【FPGA教程案例7】基于verilog的计数器设计与实现

这里，在该计数器的基础上，增加如下的verilog程序：

`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2022/07/02 22:35:42
// Design